Xilinx 7 Series Integrated Block for PCI Express 中斷訊號與配置
阿新 • • 發佈:2018-11-19
cfg_interrupt_n | input | 中斷請求訊號,當FPGA將該訊號置為有效的時候,可以通過核發送已選定的中斷資訊 |
cfg_interrupt_rdy_n | output | 中斷確認訊號,同時將cfg_interrupt_rdy_n和cfg_interrupt_n置為有效表示核成功傳送請求中斷訊號。 |
cfg_interrupt_assert_n | input | 配置INT中斷 有效/無效
|
cfg_interrupt_di[7:0] | input | 配置中斷資料輸入 |
cfg_interrupt_do[7:0] | output | 配置中斷資料輸出 |
cfg_interrupt_mmenable[2:0] | output | 配置中斷多訊息使能,定義了系統允許的MSI的數量 |
cfg_interrupt_msienable | output | 配置中斷MSI使能; 0:只有INTx中斷或者MSI-x中斷可以傳送 1:只有MSI中斷可以傳送 |
cfg_interrupt_msixenable | output | 配置中斷MSI-X使能; 0:只有INTx中斷或者MSI中斷可以傳送 1:只有MSI-x中斷可以傳送 |
cfg_interrupt_msixfm | output | 配置中斷MSI-X功能掩碼:指示MSI-X訊息控制域能掩碼位的狀態。 0:每一個向量的掩碼位決定了其是否掩飾 1:所有向量都被掩蓋,忽略每個向量自身的掩碼狀態位 |
FPGA傳送中 過程說明
MSI 模式中斷步驟:
1、FPGA 將 cfg_interrupt_n
拉低,請求中斷。
2、IP 核將 cfg_interrupt_rdy_n
拉低,中斷確認訊號
3、 FPGA在下一個時鐘,將 cfg_interrupt_n
拉高
4、IP核將中斷產生訊息 傳送出去。