1. 程式人生 > >RISC-V的ARTY工程實現

RISC-V的ARTY工程實現

1.在Ubuntu下安裝Vivado 2017.2 2.從 github下克隆e200_opensource-master 3.從digilent下載arty-a7-35的board file並放到\Xilinx\Vivado\2017.2\data\boards\board_files目錄下 4.切換目錄並執行

cd /home/zkf/e200_opensource-master/fpga
make install CORE=e203

5.將\e200_opensource-master\fpga\artydevkit\script中的board.tcl開啟,將part_board做如下更改:

set part_board
{digilentinc.com:arty-a7-35:part0:1.0}

6.實現工程並生成bit檔案

make bit

7.等待綜合實現,最終生成的bit檔案在e200_opensource-master\fpga\artydevkit\obj目錄下