1、概述

DAC正常工作的前提是電源以及時鐘穩定工作，因此需要首先配置鎖相環，根據ADI評估板EVAL-AD9174開發記錄—上的時鐘需求配置出需要的時鐘頻率，待時鐘鎖定後配置dac內部鎖相環，NCO，jesd模式等暫存器，待dac配置完成後實現與FPGA之間資料link。

2、HMC7044配置

2.1、介面驅動

時鐘介面程式碼由ROM配置模組、操作維護配置模組和SPI介面組成。其中ROM配置模組用於儲存時鐘和時鐘的上電配置資料；操作維護配置介面則用於接收從操作維護介面送入的配置資料，並轉換為SPI介面所需的資料；SPI介面負責將並行配置資料按照PLL晶片所定義的SPI時序，轉換為序列資料送給PLL晶片進行暫存器配置。

寫時序：首先片選訊號拉低，接著24位資料依次在24個時鐘上升沿送入HMC7044中；

讀時序：如圖1-14所示，片選訊號拉低，接著16位資料在時鐘上升沿送入時鐘晶片中，對應8 bit暫存器資料會隨著下個時鐘上升沿序列傳輸返回至FPGA。

2.2、配置引數

根據pll資料手冊以及adi鎖相環工具可以比較方便匯出所需要時鐘的配置引數，本設計只使用了單鎖相環模式，主要配置引數有鎖相環R/N分頻，環路濾波引數、通道分頻引數等。

參考手冊及pll工具：
① HMC7044
② ADIsimCLK
③ HMC7044 GUI
通過HMC7044 GUI介面配置可以匯出完整的配置引數，匯入到rom中進行上電預設配置。

3、DAC配置

3.1、介面驅動

同PLL配置，不再贅述。

3.2、配置引數

DAC配置暫存器步驟如下所示：
1、 對DAC供電並設定暫存器為寫模式；
2、 配置DAC內部鎖相環PLL；
3、 配置DAC內部DLL；
4、 校準控制暫存器；
5、 配置JESD204B模式；
6、 配置通道路徑：數字增益和通道NCO；
7、 配置主要DAC路徑：PA保護和主要NCO；
8、 配置JESD204B序列鏈路；
9、 配置傳輸層：同步和使能鏈路；
利用adi 評估軟體可以匯出完整配置引數
① ACE

4、JESD資料通道

JESD204B介面主要由JESD204B PHY IPcore、JESD204B IPcore、資料整理模組組成，如圖各模組功能如下：

根據AD9174手冊的描述，在上節所選的JESD204B工作引數的狀態下，其輸出資料幀格式如圖所示。

根據資料幀格式，組幀模組如下：

DDS傳送單音訊號測試頻譜如圖。。