淺談PSRAM驗證的訊號完整性問題——AP Memory
文章目錄
前言
使用者在驗證package封裝的IC時，常常會困擾於各種匪夷所思的訊號完整性問題，導致IC測試高頻上不去或直接結果Fail。
本章以AP Memory的某款Package封裝的PSRAM驗證展開講解，提出在硬體上可能遇到的問題及相應的優化意見。
以下是本篇文章正文內容
一、介面困擾
驗證Package PSRAM時往往第一步的考慮，就是如何將PSRAM的訊號順利地接入主機板的IO口。可是通常主機板設計時並未留有相應封裝的焊盤可直貼。於是使用者們開始開發各種腦洞將PSRAM花式連線至主機板上。下面幾張圖是曾經碰到過SOP 8 PSRAM的連線方式，看看你是否也層如此操作過。
2、彩虹橋
3、舉高高
Anyway，硬體工程師從不缺乏藝術細胞，一定是未來概念科技思維的源泉。
二、傳輸線多長合適？
以上幾幅常見的轉接圖中，第一眼印象最深的一定是傳輸線的線長。可以看出從主機板接口出來到PSRAM的線長估計有5~20cm不等。
於是我們從模擬軟體模擬一下傳輸線對於訊號完整性到底有多大的影響。
下圖模擬驅動一個200Mhz的方波，驅動電阻為10歐姆，經過長約10mm、20mm的50歐姆阻抗傳輸線（delay約60ps和120ps)。觀察終端vout1、vout2的波形變化。
10mm、20mm的線長其實是模擬將PSRAM貼於主晶片附近，但可以看出，及時相當近的距離，也已有些許振鈴出現，但不太影響PSRAM or Controller的電平判斷。
但我們將傳輸線延長至100mm時（delay約600ps)，見下圖，終端的200Mhz訊號已明顯由於反射失真。說明在頻率較高時，訊號對傳輸線長是十分敏感的。
隨著頻率逐漸降低至20Mhz，訊號波形又會慢慢出現方波週期，但邊沿振鈴還是十分明顯。
所以傳輸線到底多長合適？可以根據你需要驗證所需的最高頻率，看是否要製作驗證板或者飛線即可。
但從經驗來看，飛線情況最高只能跑在5Mhz左右。
三、實際情況會更復雜
然而實際PCB板上的情況可能更加複雜，相鄰訊號線、焊盤、引腳等產生的寄生電容，過孔、飛線引入的寄生電感都可能是潛在影響訊號質量的因素。
在和之前相同條件下（200Mhz），為更符合實際情況，增加寄生電容5pf,寄生電感2nH，並新增PSRAM終端50歐姆。可以看出，大於20mm的傳輸線，訊號上升邊的過沖已經有可能會危及電平判定邊界了。過沖時間過長還可能會影響晶片的壽命。
當傳輸線達到100mm，訊號邊沿已經開始削弱、畸變。
下圖是類似PCB板工況下（傳輸線約100mm）示波器實測的波形。與模擬波形十分相近。
還有一種情況是，遇到有socket轉接，或是較長的插針，導致寄生電感非常大。模擬L=100nH如下圖所示，可以看出訊號明顯失真，波形略有整體抬升且減弱振幅趨勢。
下圖為示波器實測情況。
四、總結
本章主要講解傳輸線對於線長的影響，但歸根結底是阻抗不一致、不連續導致的訊號反射。在不同工況有不同的解決方案來應對訊號反射。
接下來仍會以PSRAM為例子，講解一些Package封裝驗證時會遇到的一些問題，更好更快地協助使用者完成晶片驗證。
瞭解更多PSRAM敬請留言，登入https://www.apmemory.com/或
掃碼加入AP Memory公眾號瞭解更多PSRAM！
