IC技術圈期刊內容涵蓋FPGA、前端、驗證、後端、自動化、模擬、求職、管理等IC技術領域，歡迎閱讀，歡迎投稿。

當我們做後仿時我們究竟在仿些什麼（四）

#驗證#後仿#門級模擬

點選閱讀

icsoc

Xilinx 7系列時鐘結構

#FPGA#BUFG#BUFR

點選閱讀

瓜大三哥

88E1548P PHY使用注意事項

#FPGA#PHY

點選閱讀

數字晶片設計工程師

Verilog如何實現低功耗設計？

#FPGA#Verilog#ASIC

點選閱讀

矽農

我的第二個UVM程式碼——連線interface

#驗證#UVM

點選閱讀

ExASIC

跟老驢一起學PR ｜ innovus 資料輸入

#後端#PR#Innovus

點選閱讀

陌上風騎驢看IC

驗證工程師經常犯的錯誤(4)---符號位擴充套件問題

#驗證#SV

點選閱讀

傑瑞IC驗證

IC驗證工程師高效戰鬥手冊---提問之道(下篇)

#驗證#職場#效率

點選閱讀

傑瑞IC驗證

年薪30萬，total package包括哪些部分？

#求職就業#offer

點選閱讀

不忘出芯

Xilinx Axi10GSubSystem IP核使用

#FPGA#Xilinx#AXI10GSubsystem

點選閱讀

數字晶片設計工程師

AXI匯流排詳解-不同型別的DMA

#FPGA#AXI#DMA

點選閱讀

OpenFPGA

Latch | Timing Borrowing

#前端#Design#Latch

點選閱讀

碼農的假期

更強、更快、更實用 EpicSim，全球速度最快的開源數字模擬器

#驗證#開源#EDA

點選閱讀

EDAGit（商業合作方）

AXI_lite程式碼簡解-AXI-Lite 原始碼分析

#FPGA#AXI#AXI程式碼分析

點選閱讀

OpenFPGA

秋招小結

#求職就業#教程#UVM#SV

點選閱讀

摸魚正規化

Synopsys全套docker映象使用指南

#前端#docker#EDA軟體#教程

點選閱讀

摸魚正規化

【經驗】技術人員轉型專案管理？考個PMP？

#FPGA#專案管理

點選閱讀

ZYNQ

vivado第三方編輯器的使用

#FPGA#Xilinx#Vivado#使用小技巧

點選閱讀

電子狂人

Verilog常見必備面試題

#FPGA#Verilog#面試

點選閱讀

ZYNQ

手把手教你如何使用SV巨集

#驗證#SV巨集#macro

點選閱讀

IC驗證分享圈

手把手教你使用條件編譯

#驗證#條件編譯#macro

點選閱讀

IC驗證分享圈

歡迎關注公眾號

IC技術圈

致力於建立知識、人的聯絡