之前我們學會了如何寫一個全加器

有了全加器我們就能製造出16位加法器等眾多運算器

接下來我們來寫個加法器和乘法器

簡單的8位加法器如下：

module Adder8(
    input[7:0] Ai,
    input[7:0] Bi,    
	input Ci,    
	output Do,
    output[7:0] Yo
);

wire[6:0] ds;
//8個全加器
Adder A0(Ai[0],Bi[0],0,ds[0],Yo[0]);
Adder A1(Ai[1],Bi[1],ds[0],ds[1],Yo[1]);
Adder A2(Ai[2],Bi[2],ds[1],ds[2],Yo[2]);
Adder A3(Ai[3],Bi[3],ds[2],ds[3],Yo[3]);
Adder A4(Ai[4],Bi[4],ds[3],ds[4],Yo[4]);
Adder A5(Ai[5],Bi[5],ds[4],ds[5],Yo[5]);
Adder A6(Ai[6],Bi[6],ds[5],ds[6],Yo[6]);
Adder A7(Ai[7],Bi[7],ds[6],Do,Yo[7]);

endmodule
 

如果覺得這樣寫太麻煩

可以使用 “批量例化”

module Adder8(
    input[7:0] Ai,
    input[7:0] Bi,    
	input Ci,    
	output Do,
    output[7:0] Yo
);

wire[6:0] ds;
Adder A0(Ai[0],Bi[0],0,ds[0],Yo[0]);

genvar i;
generate
	for(i=1;i<=6;i=i+1) begin
		Adder As(Ai[i],Bi[i],ds[i-1],ds[i],Yo[i]);	
	end
endgenerate	

Adder A7(Ai[7],Bi[7],ds[6],Do,Yo[7]);

endmodule
 

乘法器準備!!!

有了加法器，我們就能實現各種的數學運算

包括乘法

乘法的思想很簡單：移位相加

就跟我們拿筆算的思路一樣

製作8位乘法器的輸出結果最大有十六位

所以我們需要16位加法器,16位加法器的程式碼這裡不做介紹，照葫蘆畫瓢即可

由於我們講的是組合電路

所以接下來我們將製作一個單週期16位乘法器

程式碼如下：

module MUL16(
	input[7:0] Ai,
	input[7:0] Bi,	
	output[15:0] Yo 
);

wire[15:0] a[8:0] ;
 
assign a[0] = Bi[0] ? {8'd0,Ai} : 16'd0;
assign a[1] = Bi[1] ? {7'd0,Ai,1'd0} : 16'd0;
assign a[2] = Bi[2] ? {6'd0,Ai,2'd0} : 16'd0;
assign a[3] = Bi[3] ? {5'd0,Ai,3'd0} : 16'd0;
assign a[4] = Bi[4] ? {4'd0,Ai,4'd0} : 16'd0;
assign a[5] = Bi[5] ? {3'd0,Ai,5'd0} : 16'd0;
assign a[6] = Bi[6] ? {2'd0,Ai,6'd0} : 16'd0;
assign a[7] = Bi[7] ? {1'd0,Ai,7'd0} : 16'd0;

wire d[7:0];
wire[15:0] out[6:0];

Adder16 A0(a[0],16'd0,0,d[0],out[0]);
Adder16 A1(a[1],out[0],d[0],d[1],out[1]);
Adder16 A2(a[2],out[1],d[1],d[2],out[2]);
Adder16 A3(a[3],out[2],d[2],d[3],out[3]);
Adder16 A4(a[4],out[3],d[3],d[4],out[4]);
Adder16 A5(a[5],out[4],d[4],d[5],out[5]);
Adder16 A6(a[6],out[5],d[5],d[6],out[6]);
Adder16 A7(a[7],out[6],d[6],d[7],Yo);


endmodule
 

當然利用verilog語言的特性實際上沒必要這樣寫

但是這樣學習FPGA會更加直觀的看到電路的邏輯結構