1. 程式人生 > 其它 >verilog中引數傳遞與引數定義中#的作用

verilog中引數傳遞與引數定義中#的作用

一、module內部有效的定義

用parameter來定義一個標誌符代表一個常量,稱作符號常量,他可以提高程式的可讀性和可維護性。parameter是引數型資料的關鍵字,在每一個賦值語句的右邊都必須是一個常數表示式。即該表示式只能包含數字或先前已經定義的引數。
parameter msb=7; //定義引數msb=7
parameter r=5.7; //定義r為一個實型引數5.7
parameter byte_size=8,byte_msb=byte_size-1; //利用常數表示式賦值
引數型常量經常用於定義延遲時間和變數寬度。在模組和例項引用時,可以通過引數傳遞改變在被引用模組或例項中已經定義的引數。

  1. 1 module exam_prj
  2. 2 #(parameter WIDTH=8)
  3. 3 //埠內的引數只能在這使用
  4. 4 (
  5. 5 input [WIDTH-1:0] dataa,//[WIDTH-1:0]
  6. 6 input [WIDTH-1:0] datab,
  7. 7
  8. 8 output reg [WIDTH:0] result
  9. 9 );
  10. parameter Conuter_Top = 4'd9;//用於程式碼部分的引數
  11. //程式碼部分省略

這裡出現的兩個引數parameter,第一個表示只在埠設定時使用,後面的是對於模組內部的使用。

二、引數傳遞

傳遞的方法:
1、module_name #( parameter1, parameter2) inst_name( port_map);

  1. module adder_16(sum,a,b);
  2. parameter time_delay=5,time_count=10;
  3. ......
  4. endmodule
  5. module top;
  6. wire[2:0] a1,b1;
  7. wire[3:0] a2,b2,sum1;
  8. wire[4:0] sum2;
  9. adder_16 #(4,8) AD1(sum1,a1,b1);//time_delay=4,time_count=8
  10. endmodule

2、module_name #( .parameter_name(para_value), .parameter_name(para_value)) inst_name (port map);

  1. //module exam_prj_tb;
  2. exam_prj//---------
  3. #(
  4. .WIDTH(8),
  5. .Conuter_Top(4'd5)
  6. )
  7. exam_prj_inst//------*注意例化時的名字在這個位置*
  8. (
  9. .dataa(dataa),
  10. .datab(datab),
  11. .result(sum)
  12. );

3、在多層次的模組中,改變引數需要使用defparam命令。 defparam Test.T.B1.P=2; //Test、T、B1分別是高層模組中的底層模組例項。

引數需要寫絕對路徑來指定。

三、子模組呼叫子模組

  1. module Sub_Sub_Modu;
  2. parameter W1=4;
  3. ...
  4. endmodule
  5. module Sub_modu;
  6. parameter W=8;
  7. ...
  8. Sub_Sub_Modu #(W) ( );
  9. ...
  10. endmodue
  11. module Main_Modu ;
  12. ...
  13. Sub_Modu #(16) ; //這樣W和W1都是16位
  14. ..
  15. endmodue