8 月 23 日訊息AMD 3D 堆疊快取版 Zen3 的更多技術細節現已公佈，官方稱可以帶來 15% 的遊戲效能提升。

在 Hot Chips 33 演示中，AMD 概述了 3D 堆疊技術的未來，例如，AMD 表示他們選擇了 9 微米的微凸點 (μbump) 間距，這比未來 10 微米的英特爾 Foveros Direct 技術要密集一些。

AMD 展示了現有和未來的 3D 堆疊技術。隨著垂直晶圓間或晶片間連線的 TSV (Through Silicon Via) 鍵合量的增加，該技術將專注於更復雜的 3D 堆疊設計。

據稱，堆疊可允許進行全模對模堆疊，帶來CPU 上有 DRAM 或 CPU 上有 CPU 的效果。該技術的發展方向是：將獨立的模組放在各自的模組上，就像核心 + 核心一樣。

“最終，TSV 的間距將變得更加密集，以至於模組拆分、摺疊甚至電路拆分都成為可能，這將徹底改變我們今天所知道的處理器的未來。”

瞭解到，AMD 還列出了所有現有的堆疊技術，包括英特爾的 fooveros /EMIB 技術，這意味著 AMD 考慮在其處理器中使用這種技術:

AMD 預計其 3D 晶片堆疊技術將提供 3 倍的互連能效和 15 倍的互連密度。

此外，AMD 還宣佈了新一代 AMD Zen3 CPU 的 3D 晶片組計劃，該晶片組將採用芯到芯 TSV。

據悉，該技術將 L3 快取再增加 64MB，而 AMD 此前已經在 AMD Ryzen 9 5900X CPU（32+64MB 三級快取）上展示了其 3D V-Cache 技術的潛力。AMD 透露，這一設計將遊戲幀率提高了 15% 的水平。

此外，AMD 宣佈將在今年年底前量產配備 3D V-Cache 的 Ryzen CPU。