5.6硬佈線控制器

基本思想： 把控制部件作為產生時序控制訊號的邏輯電路， 這種邏輯電路是一種由閘電路和觸發器構成的複雜樹形邏輯電路。

特點：由於硬佈線控制器採用完全的邏輯電路，一點部件構成之後除非重現佈線否則不可以新增加控制功能。

優點：硬佈線控制器的速度很快。

基本結構如下圖所示

指令執行流程

微操作訊號的產生

5.6流水CPU

並行處理技術

並行性：兩個及上市纏綿在同一時刻發生

併發性：兩個以上時間在同一間隔內發生

並行的三種形式

• 時間並行：讓多個處理過程在時間上相互錯開

• 空間並行：設定重複資源，同時工作

• 時間並行+空間並行

傳統處理器

並行處理器

流水CPU的組成

二級流水處理器：取指令，執行指令

四級流水處理器：取指令（IF)，指令譯碼(ID)，執行指令(EX)，結果寫回(WB)

流水和非流水的指令執行時間

假設每條指令需要k個過程短執行完畢，每個段時間單位為△t：如果有n條指令：

在非流水CPU中，n條指令的執行時間為T=n * k * △t。

在流水CPU中，n條指令的執行時間為T = (k+n-1) * △t

流水線的主要問題

資源相關：多條指令進入流水線後在同一機器時鐘週期內徵用同一功能部件所發生的衝突。

資料相關：在一個程式中，如果必須等前一個條指令執行完畢後，才能執行後一條指令，這兩條指令就是資料相關

控制相關：控制相關衝突是由轉移指令引起的。當執行轉移指令時，依據轉移條件的產生結果可能順序取下條指令；也可能轉移到新的目標地址取指令，從而使流水線發生斷流。

解決控制相關對流水線效能的影響：

1. 延遲轉移法：基本思想是“先執行再轉移”，即發生轉移取時並不排空指令流水線，而是讓緊跟在轉移指令之後已進入流水線的少數幾條指令繼續完成。如果這些指令是與結果有關的指令，那麼延遲損失時間片正好得到了有效的利用，否則將結果丟棄。
2. 轉移預測法：用硬體方法來實現，依據指令過去的行為來預測將來的行為。通過記錄產生轉移的指令和轉移地址，將轉移預測提前到取指階段進行，使用轉移取和順序取兩路指令預取佇列器，以獲得良好的效果。

奔騰處理器Pentium CPU舉例

他是Intel公司的龍頭產品，奠定了Intel公司在處理器行業霸主的地位，是非常經典的處理器。….

6.1匯流排的概念和結構形態

6.1.1匯流排的基本概念

匯流排可以分為三類

1. 內部匯流排：CPU內部連線各級村一起及運算器部件之間的匯流排
2. 系統匯流排：也叫外部匯流排。CPU和計算機系統中其他高速功能部件相互連線的匯流排
3. IO匯流排：中低速io裝置相互連線的匯流排

匯流排的特性

• 物理特性：對外的形狀
• 功能特性：線束是否一致
• 電氣特性：代表0和1的電平不一樣
• 時間特性：又稱為邏輯特性,指在匯流排操作過程中每一根訊號線上訊號什麼時候有效,通過這種訊號有效的時序關係約定,確保了匯流排操作的正確進行。

6.1.2匯流排的連線形式

匯流排得連線方式大同小異，不同之處僅在於資料線和地址線的寬度以及控制線的多少及功能。

1. 單一匯流排結構：常見於微控制器

2. 多匯流排結構，CPU和cache之間採用告訴的CPU匯流排。主存連線總系統總線上。

   • 通過橋，系統匯流排，CPU匯流排和高速匯流排連線。高速匯流排連線高速的並行外設(如網絡卡、視訊卡、硬碟控制器）

   • 通過擴充套件匯流排介面，擴充套件匯流排和高速匯流排相連，擴充套件匯流排連線低速的序列裝置(如鍵盤，調變解調器)。

3. 現在的匯流排結構

如果有公共的裝置想要連入匯流排，那麼需要在CPU匯流排模組發出申請。

4. 奔騰處理器（經典南北橋結構）

• 北橋連線的是高速裝置，南橋連線的是低速裝置
• 橋的命名和連線的匯流排有關係
• 目前我國還沒有自主製造橋的能力

6.2匯流排介面

資訊的傳遞方式

1. 序列通訊

   • －序列通訊：所謂序列通訊就是一條資訊的各位資料位在一個
     通道上按照固定的時間長度被逐位按順序傳送的通訊方式稱為
     序列通訊。
   • 優點：序列通訊的成本低，適合遠距離傳輸
     通道之間沒有干擾，適合於高頻傳輸
   • 缺點：資訊率低，需要增加開始、結束、校驗等附加的資訊位。
   • 常常用於USB連線上面。

2. 並行通訊

   • 並行通訊：並行通訊就是把一個字元的各資料位用幾條傳輸
     線同時進行傳輸

   • 優點： 實際的傳輸速度快，資訊率高。

   • 缺點： 隨著傳輸距離的增加，電纜開銷大
     通道之間干擾大，不適合高頻通訊

   • 常常用於計算機內部，計算機內部也使用了很多的防干擾方式。

匯流排介面的概念

匯流排結構又稱為I/O介面。

作用一：裝置緩衝和鎖存。

作用二：把外設的訊號進行翻譯。

作用三：外設和系統的物理連線。

IO介面的基本結構

I/O地址譯碼器：外設的訊號翻譯

資料緩衝器：外設的資料緩衝

控制暫存器（命令暫存器）：讓外設啟動、關機、啟動、

狀態暫存器：CPU通過判斷狀態暫存器裡面的狀態為來了解當前外設的狀態是什麼，以印表機為例，究竟印表機是否開機，印表機的狀態是否正常良好，印表機的紙墨是否足夠

CPU每次只能訪問一個暫存器（埠），所以每一個埠分配了一個埠號，是每一個埠的訪問地址。

由上可知CPU從來不和外設直接打交道，而是通過I/O介面來簡介瞭解外設裝置。

計算機內部能夠儲存的地點：CPU暫存器，儲存器，埠

IO介面的功能

控制功能 能接收來自CPU的控制命令來控制外圍裝置的動作，如啟動、關閉裝置

**緩衝功能 ** 在外圍裝置和計算機其他部件之間作為一個緩衝器，補償速度差異

狀態功能 監視外圍裝置的工作狀態並儲存狀態資訊，供CPU查詢

轉化功能 完成任何要求的資料轉換，例如串-並變換和並-串變換

程式中斷功能 當外圍裝置請求CPU某種動作時，介面模組能夠向CPU發出中斷請求訊號，例如外圍裝置完成一次操作或出現一個錯誤，介面發出中斷

復位功能 介面能接收復位訊號，使介面本身和外設重啟

**錯誤檢查功能 ** 對輸入輸出的資料進行校驗，檢查傳送中的錯誤

6.3匯流排仲裁

6.3.1集中式仲裁（鏈式查詢）

所有裝置想要佔用匯流排的話需要傳送匯流排請求，

在總線上面可以傳送佔用請求，佔用過之後可以自動把請求撤掉，如果匯流排忙的時候

誰離得越近，優先順序越高

把N 個裝置的介面使用或門連線起來，再用一個公共線送出去，這種結構叫廣積式操作（廣積操作）。

這樣可以大大的節省介面在總線上的數量。

獨立請求方式

引入排隊器的概念，可以通過排隊的方式，先來先得

分散式仲裁

每一個元器件都有一個仲裁號，仲裁號越大越優先，最大的裝置將獲得匯流排控制權

6.4匯流排的定時

6.4.1匯流排的資訊傳遞步驟

6.4.2定時方式

定時：事件出現在總線上的時序關係。資料傳遞的幾種定時方式是：

1. 同步定時：由統一時序控制資料傳送（效率很高）
2. 非同步定時：採用應答方式，沒有公共時鐘標準
3. 半同步定時：同步定時和非同步定時結合

同步式資料讀操作

首先給出基本盤：對於一個匯流排週期，以讀為例。
主模組發出命令需要佔用匯流排
從模組準備資料不需要佔用匯流排
從模組發出資料佔用匯流排

在同步定時協議中，事件出現在總線上的時刻由匯流排的公共時鐘訊號來確定。 統一的時鐘可以較大的提高傳輸速率。

在同步方式下，讀操作過程：
在第一個時鐘週期的上升沿，CPU發出地址。在到第二個時鐘週期的上升沿，CPU發出讀命令。在到第三個時鐘週期的上升沿，記憶體會內部定址，把儲存單元中的資料送往資料匯流排。CPU對記憶體的工作速度心知肚明，就等，經過一個時鐘週期，CPU就在資料匯流排上取樣，取走資料，記憶體要在資料匯流排撤銷資料訊號，CPU要在控制匯流排撤銷讀訊號。要確保資料在傳送過程無誤，地址資訊要在地址匯流排多保持一個週期，最終才會在地址總線上撤銷地址資訊，這樣就經過一個完整的第四個時鐘週期。

同步式資料寫操作

在T1的上升沿，CPU發出地址資訊，在到T1的下降沿，CPU傳送資料到資料匯流排，再到T2的上升沿，CPU發出寫命令訊號，這時記憶體就知道CPU要將一個數據寫入記憶體，於是就從地址匯流排取走要寫入的地址資訊，從資料匯流排取走資料，將資料寫到指定的儲存單元中。這個過程持續了相當長的過程，經歷T2,T3這兩個時鐘週期，寫完後，CPU撤銷資料匯流排的資料資訊，及控制匯流排的寫訊號。為了確保資料能完整寫入記憶體，地址資訊要在地址匯流排多保持一個時鐘週期。最終撤銷在地址匯流排的地址資訊。

非同步式資料讀操作

應答握手式操作，適用於速度相差比較大的裝置，但是速度特別慢。

訊號一旦確認以後，即可確認。

非同步請求的互鎖方式

1. 不互鎖：模組發出請求訊號後，不等待接到從模組的回答訊號，而是經過一段時間。確認從模組已收到請求訊號後，便撤消其請求訊號；從裝置接到請求訊號後，在條件允許時發出回答訊號，並且經過一段時間，確認主裝置已收到回答訊號後，自動撤消回答訊號。可見通訊雙方並無互鎖關係。
2. 半互鎖：主模組發出請求訊號，待接到從模組的回答訊號後再撤消其請求訊號，存在著簡單的互鎖關係：而從模組發出回答訊號後，不等待主模組回答，在一段時間後便撤消其回答訊號，無互鎖關係。故稱半互鎖方式。
3. 全互鎖：主模組發出請求訊號，待從模組回答後再撤其請求訊號；從模組發出回答訊號，待主模組獲知後，再撤消其回答訊號

通訊方式

按通道是否多路 ： 序列，並行

按時鐘是否多個： 非同步，同步

串行同步：計算機網路

序列非同步式：主機和外設

串行同步式：CPU和儲存器

6.4.4匯流排資料傳送模式

一般的讀寫操作

首地址讀寫

廣播，廣集操作：一般而言，資料傳送只在一個主方和一個從方之間進行。但有的匯流排允許一個主方對多個從方進行寫操作，這種操作稱為廣播。廣集是將選定的多個從方資料在總線上完成或操作，用以檢測多箇中斷源。

6.5PCI匯流排和PCIE匯流排

PCI 匯流排

基本概念：

• PCI全稱是外圍元件互聯，由Intel於1991年提出。
• PCI匯流排是並行、同步、集中式仲裁策略
• PCI1.0：32位，工作頻率33MHz,傳輸率為132MB/s
• PCI2.1：32位/64位，66MHz,傳輸率為266/533MB/s
• PCI-X：64位，66/133MHz,傳輸率為533MB/1.06GB/s;
• PCI總線上可以掛接PCI裝置和PCI橋
• PCI匯流排是一種樹型結構，並且獨立於CPU匯流排
• 支援記憶體猝發式讀取
• 支援即插即用
• 支援寫快取和預讀取

基本結構

PICE匯流排

基本概念：

• PCIE(PCI Express)全稱是PCI-特快，2003由PIC-SIG釋出
• PCIE1.0: 2.5G赫茲、×16、全雙工，傳輸速率4GB/s
• PCIE5.0：32G赫茲、×16、全雙工，傳輸速率64GB/s
• 高速差分傳送，提高抗干擾能力
• 嵌入時鐘編碼技術，8b/10b或128b/130b編碼
• 序列傳輸，提高傳輸速率
• 全雙工端到端連線，獨享頻寬
• 多通道鏈路，支援×1 …… ×32鏈路
• 基於資料包的傳輸：物理層、資料鏈路層、事物層
• 支援熱拔插、電源管理等高階特性

PCIE基本結構