Verilog識別符號與關鍵字
阿新 • • 發佈：2021-12-05
657 Verilog HDL中識別符號（Identifier）是用於索引的名稱，可用於宣告資料，變數，埠，例化名等。又可分為普通識別符號和轉義識別符號。普通識別符號是由任意字母，數字，美元符號$或下劃線構成的序列，但需要注意首字元不可為數字或$，但可以是數字和下劃線，並且區分大小寫。
合法普通識別符號：
| shiftreg_a | _bus3 | n$657 |
不合法普通識別符號：
| 3sum | a/b | ab@cd |
轉義識別符號（Escaped identifier）由反斜線開始，以空格終止。轉移識別符號提供了一種在識別符號中包含任何可列印ASCII字元的方法。
轉移識別符號僅反斜線與空格內的元素視作識別符號內容
合法轉義識別符號：
| \busa+index | \-clock | \**error-condition** |
| \net1/\net2 | \{a,b} | \a*(b+c) |
關鍵詞是預定義的非轉義識別符號，但以轉義字元開頭的Verilog HDL關鍵字不會被解釋為關鍵字。
關鍵字列表可以在Verilog-2005標準中查詢。
References:IEEE.1364-2005