計算機的層次結構

計算機硬體的基本組成

計算機的工作過程：CPU對儲存在主存中指令序列（稱為程式）和資料進行取指執行操作

匯流排是一組能為多個部件分時共享的公共資訊傳送線路。匯流排是訊號的公共傳輸線，是連線多個部件的資訊傳輸線，是各部件共享的傳輸介質。主存通過 資料匯流排 地址匯流排 控制匯流排 與CPU連線 ；

儲存器是用來儲存程式和各種資料資訊的記憶部件。儲存器可分為主儲存器(簡稱主存或記憶體)和輔助儲存器(簡稱輔存或外存)兩大類。和CPU直接交換資訊的是主存。
主儲存器用來存放指令和資料，並能由中央處理器（CPU）直接隨機存取（有時亦稱直接訪問）。CPU可以直接進行訪問，也可以和快取記憶體器以及輔存交換資料。
高速緩衝儲存器

指令（又稱機器指令）
是指示計算機執行某種操作的命令，
是計算機執行的最小功能單位。
一臺計算機的所有指令的集合構成該機的指令系統，也稱為指令集。
一條指令就是機器語言的一個語句，它是一組有意義的二進位制程式碼。

一條指令通常要包括操作碼欄位和地址碼欄位兩部分。

CPU=運算器+控制器

I/O系統（輸入輸出系統）管理和實現計算機系統中的主機與外部進行通訊。接受使用者輸入的原始資料和程式，將存入在記憶體中的由計算機處理的結果轉變為人們能接受的形式輸出

計算機的工作過程

儲存系統

層次結構

• 主存：CPU可以直接進行訪問的，也可以和快取記憶體器以及輔存交換資料
• 輔存：存放暫時不用的資料
• 高速緩衝儲存器：位於CPU和主存之間，用來存放正在執行的程式段和資料

快取-主存層次：解決CPU和主存速度不匹配問題。

主存-輔存層次：解決容量問題。

按介質分類

• 隨機儲存器RAM：主要用於主存和快取記憶體
  • DRAM(動態)：用在主存 ；
    SRAM(靜態)：用在快取
• 只讀儲存器ROM：只能隨機讀，但不能隨機寫入。斷電不會丟
• 序列訪問儲存器：需按其實體地址順序定址，包括順序儲存器（磁帶）與直接存取儲存器（磁碟）

按資訊的可儲存性分類

• 易失性儲存器：RAM
• 非易失性儲存器：ROM 磁表面儲存器和光儲存器
• 破壞性讀出和非破壞性讀出（破壞性：每次讀出後，要立即接一個再生操作，以便恢復被破壞的資料）
• 儲存器的效能指標
  • 儲存容量：儲存位元組*字長
  • 單位成本：每位價格=總成本/容量
  • 儲存速度：資料傳輸率=資料的寬度/儲存週期
• 存取時間：存取時間時指從啟動一次儲存器操作到完成該操作所經歷的時間，分為讀出時間和寫入時間。
• 存取週期： 它是指儲存器進行一次完整的讀寫操作所需的全部時間，即連續兩次獨立訪問儲存器操作（讀或寫操作）之間所需的最小時間間隔。
• 主存頻寬：主存頻寬又稱資料傳輸率，表示每秒從主存進出資訊的最大數量，單位為字/秒，位元組/秒 ；存取時間不等於儲存週期，通常儲存週期大於存取時間。因為任何一種儲存器，在讀寫操作之後，總要有一段恢復內部狀態的復原時間。

主儲存器

概述

1. 基本組成： 儲存體（大樓）– 儲存單元（房間）– 儲存元件（床位）-- 0 / 1（無人/有人）。
2. 主存中儲存單元地址的分配： 主存個儲存單元的空間位置是由單元地址號來表示，地址匯流排是指出儲存單元地址號，由地址號可以讀出寫入一個儲存字。
3. 技術指標：

（1）儲存容量 ：指主存能存放二進位制程式碼的總位數，也可用位元組總數 來表示。
儲存容量=儲存單元個數 x 儲存字長
儲存容量=儲存單元個數 x 儲存字長/8

（2）儲存速度 ：由存取時間和儲存週期來表示。

主儲存器的模型

總容量 = 儲存單元個數×儲存字長 bit 1Byte = 8bit
= 儲存單元個數×儲存字長/8 Byte

Eg：MAR為32位，MDR為8位 ； 總容量 = 2^32 * 8 bit = 4GB

儲存晶片基本結構

主存通過 資料匯流排 地址匯流排 控制匯流排 與CPU連線

（1）地址線連線：通常將CPU地址線的低位與儲存晶片的地址線相連（CPU地址線多於儲存晶片地址線）。

（2）資料線連線 : 若儲存晶片與CPU的資料線不相等，就對儲存晶片進行擴位（使他們資料位數相等）。

（3）讀 / 寫命令線連線 ：高電平為讀，低電平為寫。

（4）片選線連線 ：是CPU與儲存晶片正確工作的關鍵。片選有效訊號與CPU的訪存訊號MREQ（低電平有效，有效時，這次訪問的地址才在儲存器當中）有關。

（5）合理選擇儲存晶片 ：ROM存放系統程式，RAM為使用者程式設計設計。

儲存矩陣是由一個一個的儲存元構成；

• 譯碼驅動電路分為譯碼器和驅動器，譯碼器會輸出某一條線路的高電平訊號，驅動器是為了保證譯碼器輸出的高電平穩定可靠的，可以理解為將電訊號放大的部件。
• 讀寫電路是連通儲存元的電路
• 地址線：用來讀取和寫入資料，接收地址資訊，通常是CPU通過地址匯流排傳來的
• 資料線：實現資料的傳輸，其位數與晶片可讀出或寫入的資料位數有關
• 片選線：傳輸晶片選擇訊號或者晶片使能訊號，用來選擇儲存晶片
• 讀寫控制線：可以一條，可能有兩條

  • 單訊號控制讀寫 WE(低電平寫,高電平讀)

  • 雙訊號控制讀寫 OE(允許讀) #WE(允許寫)

每個儲存晶片都對外有金屬引腳，用來接收地址訊號，資料訊號，片選訊號，讀寫訊號，每條地址線、資料線、片選線以及讀寫控制線都會對應一個金屬的引腳

儲存晶片有n位地址，代表地址線有n條，對應 2^n個儲存單元，那麼，該晶片的總存量=儲存單元個數儲存字長；
比如88位的儲存晶片，第一個8代表有8個儲存單元；第2個8反映儲存字長，表示每個儲存單元包含8位的資訊，常見的描述：8K * 8位，即 2^13 * 8bit，表示有 2^13 個儲存單元，每個儲存單元的儲存字長有 8 位，包含8個儲存元件。

CPU有8根資料匯流排，16根地址匯流排，CPU的同一根資料匯流排只能連線一塊儲存晶片，而所有的地址匯流排可以並行連線多個儲存器晶片。
下面8塊儲存字長為1位的儲存晶片同時為CPU提供服務，相當於1個8K X 8位的儲存器，容量8KB。

定址的概念

• 定址：就是通過地址線傳過來的資料，定位到儲存體中的目標資料單元所在的位置。
• 地址線：作用是輸送現在想要訪問的儲存單元的地址。
• 資料匯流排：作用是將資料寫入到儲存晶片的儲存單元中，一個儲存單元的儲存字長有幾位，資料匯流排就有多少根。
• 資料線和地址線數量共同反映了儲存晶片容量的大小，如地址線10根，資料線8根（每一個儲存單元有8bit），則晶片容量=2^10 x 8bit = 8K位。
• 譯碼器：將二進位制位數翻譯成不同的狀態，如3位二進位制右8中狀態。

主存與CPU的連線

系統程式區用ROM，使用者程式區用RAM

提速方案

存取週期

• 存取週期：計算機中，儲存器在存或取之後不能立即進行下次存或取，要有一定的恢復時間。注意這裡存+恢復或取+恢復都是一個週期的時間。這裡提升存取效率的關鍵就是把存取完之後的“恢復時間”利用起來。

雙埠RAM

RAM同時提供兩個埠供兩個CPU同時訪問，同時訪問可能會發生衝突（即可能同時讀/寫同一個儲存單元），解決方法是當發生衝突時，把控制線置為0（忙），暫時關閉一個埠（執行緒安全）。

多模組儲存器

在計算機中，資料在儲存器中是連續儲存的，取的時候也是連續訪問的。假設每個儲存體的存取週期為T（存取時間+恢復時間）。

• 高位交叉編址：高位是儲存器編號，低位是儲存器中的儲存單元的地址。從一個儲存期開始，存完一整個儲存器之後，存到下一個儲存器；取也同理。連續訪問n個儲存單元要花費nT。
• 低位交叉編址：與上一個相反。存取是按：M0,M1,M2,M3,M0...的順序來的。連續訪問n個儲存單元只需花費T+(n-1)τ（τ為下面右圖中M1高度處左邊空出的長度），τ為存取週期中的存取時間，這也就是流水線的原理。

多體並行 —— 提高主存的存取速度

快取

主要作用：解決主存與CPU速度不匹配的問題。

工作原理

主存由2^n個可編譯的字組成，每個字有唯一的n位地址
主存 和 快取以塊 為單位儲存。Cache塊，是Cache與主存之間
傳送資料的基本單位
塊的大小相同

命中率H： CPU欲訪問的資訊已在
Cache中的比率

設一個程式執行期間， Cache的總
命中次數為Nc，訪問主存的總次
數為Nm，
則 H = Nc / (Nc+Nm)

缺失率M = 1 - H

設Tc為命中時的Cache訪問時間，
Tm為未命中時的訪問時間

Cache—主存系統的平均訪問時間
Ta
為 Ta = H _ Tc + (1-H) _* Tm

1. 主存中的塊放到Cache中哪個位置？

(1)空位隨意放：全相聯對映

(2)對號入座：直接對映

(3)按號分組，組內隨意放：組相聯對映

2. 對於(1)， Cache滿了如何處理？
   對於(2)(3)，對應位置被佔用如何處理？

隨機(RAND)演算法、先進先出(FIFO)演算法、
近期最少使用(LRU)演算法、
最不經常使用(LFU)演算法。

3. 修改Cache中的內容後，如何保持主存中相應內容的一致性？

命中：全寫法(write-through)
寫回法(write-back)

不命中：寫分配法(write-allocate)
非寫分配法(not-write-allocate)

Cache地址對映方式

替換演算法

1. 隨機演算法(RAND)： 隨機地確定替換的Cache塊。它的實現比較簡單，但沒有依據程式
   訪問的區域性性原理，故可能命中率較低。

2. 先進先出演算法(FIFO)： 選擇最早調入的行進行替換。它比較容易實現，但也沒有依據程式訪問的區域性性原理，可能會把一些需要經常使用的程式塊（如迴圈程式）也作為最早進入Cache的塊替換掉。

3. 近期最少使用演算法(LRU)： 依據程式訪問的區域性性原理選擇近期內長久未訪問過的存
   儲行作為替換的行，平均命中率要比FIFO要高，是堆疊類演算法。
   LRU演算法對每行設定一個計數器， Cache每命中一次，命中行計數器清0，而其他各行計
   數器均加1，需要替換時比較各特定行的計數值，將計數值最大的行換出。

4. 最不經常使用演算法(LFU)： 將一段時間內被訪問次數最少的儲存行換出。每行也設定
   一個計數器，新行建立後從0開始計數，每訪問一次，被訪問的行計數器加1，需要替
   換時比較各特定行的計數值，將計數值最小的行換出。

寫策略

[

](https://blog.csdn.net/qq_34039868/article/details/110536363)

CPU

組成結構

功能

1.指令控制。完成取指令、分析指令和執行指令的操作，即程式的順序控制。
2.操作控制。一條指令的功能往往是由若干操作訊號的組合來實現的。CPU管理併產生由記憶體取出的每條指令的操作訊號，把各種操作訊號送往相應的部件，從而控制這些部件按指令的要求進行動作。
3.時間控制。對各種操作加以時間上的控制。時間控制要為每條指令按時間順序提供應有的控制訊號。
4.資料加工。對資料進行算術和邏輯運算。
5.中斷處理。對計算機執行過程中出現的異常情況和特殊請求進行處理。

指令執行過程

指令週期

指令執行方案

一個指令週期通常要包括幾個時間段（執行步驟），每個步驟完成
指令的一部分功能，幾個依次執行的步驟完成這條指令的全部功能。
方案1．單指令週期
對所有指令都選用相同的執行時間來完成 。
指令之間序列執行；指令週期取決於執行時間最長的指令的執行時間。
對於那些本來可以在更短時間內完成的指令，要使用這個較長的週期來完成，會降低整個系統的執行速度。

方案2．多指令週期
對不同型別的指令選用不同的執行步驟來完成 。
指令之間序列執行；可選用不同個數的時鐘週期來完成不同指令的執行過程。
需要更復雜的硬體設計。
方案3．流水線方案
在每一個時鐘週期啟動一條指令，儘量讓多條指令同時執行，但各自處在不同的執行步驟中 。
指令之間並行執行。

指令流水線

定義

流水線的效能指標

1.吞吐率
2.加速比
3.效率

產生的問題

計算機的效能指標

輸入/輸出系統

基本概念

I/O系統演變過程

基本組成

I/O介面

I/O介面的功能

I/O介面（I/O控制器）是主機和外設之間的交接介面，通過介面可以實現主機和外設之間的資訊交換。
1.裝置選址
2.傳送命令
3.傳送資料
4.反映I/O裝置的工作狀態

I/O介面的基本結構

I/O介面的型別

| 按資料傳送方式可分為

1. 並行介面：一個位元組或一個字所有位同時傳送。
2. 序列介面：一位一位地傳送。

1. 程式查詢介面
2. 中斷介面
3. DMA介面
   |
   | 按功能選擇的靈活性可分為
4. 可程式設計介面
5. 不可程式設計介面
   |

介面與埠

I/O埠是指介面電路中可以被CPU直接訪問的暫存器。
I/O埠要想能夠被CPU訪問，必須要有埠地址，每一個埠都對應著一個埠地址。

外部裝置

外部裝置也稱外圍裝置，是除了主機以外的、能直接或間接與計算機交換資訊的裝置。包括 輸入裝置 輸出裝置 外存裝置。外儲存器既可以作為輸入裝置，也可以作為輸出裝置。（既可以存資料，也可以讀資料）

I/O方式

1、程式查詢方式

程式查詢方式流程圖


程式查詢方式介面結構

2、中斷

程式中斷是指在計算機執行現行程式的過程中，出現某些急需處理的異常情況或特殊請求，CPU暫
時中止現行程式，而轉去對這些異常情況或特殊請求進行處理，在處理完畢後CPU又自動返回到現
行程式的斷點處，繼續執行原程式。

工作流程：
1.中斷請求
中斷源向CPU傳送中斷請求訊號。
2.中斷響應
響應中斷的條件。
中斷判優：多箇中斷源同時提出請求時通過中斷判優邏輯響應一箇中斷源。
3.中斷處理
中斷隱指令。
中斷服務程式。

中斷請求的分類

中斷判優
中斷判優既可以用硬體實現，也可用軟體實現：
硬體實現是通過硬體排隊器實現的，它既可以設定在CPU中，也可以分散在各個中斷源中；
軟體實現是通過查詢程式實現的。
優先順序
1.硬體故障中斷屬於最高階，其次是軟體中斷；
2.非遮蔽中斷優於可遮蔽中斷；
3. DMA請求優於I/O裝置傳送的中斷請求；
4.高速裝置優於低速裝置；
5.輸入裝置優於輸出裝置；
6.實時裝置優於普通裝置。

**中斷處理過程 **

中斷隱指令的主要任務：
① 關中斷。在中斷服務程式中，為了保護中斷現場（即CPU主要暫存器中的內容）期間不被新的中斷所打斷，必須關中斷，從而保證被中斷的程式在中斷服務程式執行完畢之後能接著正確地執行下去。為了實現原子操作
② 儲存斷點。為了保證在中斷服務程式執行完畢後能正確地返回到原來的程式，必須將原來程式的斷點（即程式計數器（PC）的內容）儲存起來。可以存入堆疊，也可以存入指定單元。
③ 引出中斷服務程式。引出中斷服務程式的實質就是取出中斷服務程式的入口地址並傳送給程式計數器（PC）。

中斷服務程式的主要任務：

① 保護現場

一是儲存程式斷點(PC)，已由中斷隱指令完成；
二是儲存通用暫存器和狀態暫存器的內容，由中斷服務程式完成。
可以使用堆疊，也可以使用特定儲存單元。

② 中斷服務(裝置服務)

主體部分，如通過程式控制需列印的字元程式碼送
入印表機的緩衝儲存器中。

③ 恢復現場

通過出棧指令或取數指令把之前儲存的資訊送回
暫存器中。

④中斷返回

通過中斷返回指令回到原程式斷點處。

程式中斷的作用如下：
① 實現CPU與I/O裝置的並行工作。
② 處理硬體故障和軟體錯誤。
③ 實現人機互動，使用者干預機器需要用到中斷系統。
④ 實現多道程式、分時操作，多道程式的切換需藉助於中斷系統。
⑤ 實時處理需要藉助中斷系統來實現快速響應。
⑥ 實現應用程式和作業系統（管態程式）的切換，稱為“軟中斷”。
⑦ 多處理器系統中各處理器之間的資訊交流和任務切換。

3、DMA方式

在DMA方式中，當I/O裝置需要進行資料傳送時，通過DMA控制器(DMA介面)向CPU提出DMA傳送請求，CPU響應之後將讓出系統匯流排，由DMA控制器接管匯流排進行資料傳送。
其主要功能有：
傳送前
1）接受外設發出的DMA請求，並向CPU發出匯流排請求。
2）CPU響應此匯流排請求，發出匯流排響應訊號，接管匯流排控制權，進入DMA操作週期。
傳送時
3）確定傳送資料的主存單元地址及長度，並能自動修改主存地址計數和傳送長度計數。
4）規定資料在主存和外設間的傳送方向，發出讀寫等控制訊號，執行資料傳送操作。
傳送後
5）向CPU報告DMA操作的結束。

DMA傳送過程

DMA傳送方式
主存和DMA控制器之間有一條資料通路，因此主存和I/O裝置之間交換資訊時，不通過CPU。但當I/O裝置和CPU
同時訪問主存時，可能發生衝突，為了有效地使用主存，DMA控制器與CPU通常採用以下3種方法使用主存。

由於DMA方式傳送資料不需要經過CPU，因此不必中
斷現行程式，I/O與主機並行工作，程式和傳送並行
工作。
DMA方式具有下列特點：
① 它使主存與CPU的固定聯絡脫鉤，主存既可被CPU訪問，又可被外設訪問。
② 在資料塊傳送時，主存地址的確定、傳送資料的計數等都由硬體電路直接實現。
③ 主存中要開闢專用緩衝區，及時供給和接收外設的資料。
④ DMA傳送速度快，CPU和外設並行工作，提高了系統效率。
⑤ DMA在傳送開始前要通過程式進行預處理，結束後要通過中斷方式進行後處理。

DMA方式與中斷方式的對比

CPU佔用情況

指令

指令格式

指令（又稱機器指令） ：
是指示計算機執行某種操作的命令，
是計算機執行的最小功能單位。
一臺計算機的所有指令的集合構成該機的指令系統，也稱為指令集。
一條指令就是機器語言的一個語句，它是一組有意義的二進位制程式碼。

一條指令通常要包括操作碼欄位和地址碼欄位兩部分：

地址碼

操作碼

操作碼分類：
定長操作碼： 在指令字的最高位部分分配固定的若干位（定長）表示操作碼。

• 一般n位操作碼欄位的指令系統最大能夠表示2n條指令。

• 優： 定長操作碼對於簡化計算機硬體設計，提高指令譯碼和識別速度很有利；

• 缺：指令數量增加時會佔用更多固定位，留給表示運算元地址的位數受限。

**擴充套件操作碼(不定長操作碼) **：全部指令的操作碼欄位的位數不固定，且分散地放在指令字的不同位置上。

• 最常見的變長操作碼方法是擴充套件操作碼，使操作碼的長度隨地址碼的減少而增加，不同地址數的指令 可以具有不同長度的操作碼，從而在滿足需要的前提下，有效地縮短指令字長。

• 優： 在指令字長有限的前提下仍保持比較豐富的指令種類；

• 缺 ：增加了指令譯碼和分析的難度，使控制器的設計複雜化。

操作型別

指令定址方式

指令定址

給出下一條指令的地址

• 順序定址：PC（程式計數器）首先指向第一條執行，讀取第一條指令，如果是非JMP操作，則自動將PC+1，只想下一條要執行的指令。
• 跳躍定址：如果是JMP操作，則將PC的值改成要跳躍的那條指令的地址。

資料定址

給出要操作的物件的地址
指令中的運算元地址由定址特徵和形式地址構成，資料定址就是根據定址特徵將形式地址轉換成儲存器中的實際地址。定址特徵一般是由一串二進位制位表示。

立即定址

直接定址： 指令字中的形式地址A就是運算元的真實地址EA，即EA=A 。[ 指令中存運算元在儲存器中的實際地址，取運算元的時候根據這個地址去儲存器中取出運算元，然後執行指令。]
取指令訪存1次執行指令訪存1次

間接定址： 指令的地址欄位給出的形式地址不是運算元的真正地址，而是運算元有效地址所在的儲存單元的地址，也就是運算元地址的地址，即EA=(A) 。 指令在執行階段要多次訪存

暫存器定址： 在指令字中直接給出運算元所在的暫存器編號，即EA =Ri，其運算元在由Ri所指的暫存器內。 運算元值存在暫存器中，指令中存暫存器的編號即可，當把指令載入到暫存器中後，就不用再訪問主存了。
取指令訪存1次執行指令訪存o次

暫存器間接定址：暫存器R中給出的不是一個運算元，而是運算元所在主存單元的地址，即EA=(R)。 取指令訪存1次執行指令訪存1次

匯流排

基本概念

匯流排是一組能為多個部件分時共享的公共資訊傳送線路。

匯流排分類

按資料傳輸格式

| |

優點：只需要一條傳輸線，成本低廉，廣泛應用於長距離傳輸； 應用於計算機內部時，可以節省佈線空間。
缺點：在資料傳送和接收的時候要進行拆卸和裝配，要考慮序列- 並行轉換的問題。

優點：匯流排的邏輯時序比較簡單，電路實現起來比較容易。
缺點：訊號線數量多，佔用更多的佈線空間；遠距離傳輸成本高昂；由於工作頻率較高時，並行的訊號線之間會產生嚴重干擾， 對每條線等長的要求也越高，所以無法持續提升工作頻率。 |
| --- | --- |

按匯流排功能

1. 片內匯流排

片內匯流排是晶片內部的匯流排，指同一部件。
它是CPU晶片內部的各暫存器之間、暫存器與ALU運算部件之間的公共連線線。

2. 系統匯流排

系統匯流排是計算機系統內各功能部件（CPU、主存、I/O介面、
通道）之間相互連線的匯流排。 按系統匯流排傳輸資訊內容的不同，又可分為3類：資料匯流排、地址匯流排和控制匯流排。
1）資料匯流排用來傳輸各功能部件之間的資料資訊，它是雙向傳輸匯流排，其位數與機器 字長 、儲存字長有關。
2）地址匯流排用來指出資料匯流排上的源資料或目的資料所在的主存單元或I/O埠的地址，它是單向傳輸匯流排，地址匯流排的位數與主存地址空間的大小有關。
3）控制匯流排傳輸的是控制資訊，包括CPU送出的控制命令和主存（或外設）返回CPU的 反饋訊號。

3. 通訊匯流排

通訊匯流排是用於計算機系統之間或計算機系統與其他系統（如遠端通訊裝置、測試裝置）
之間資訊傳送的匯流排，通訊匯流排也稱為外部匯流排。

匯流排結構

CPU、主存、I/O裝置（通過I/O介面）都連線在一組總線上

雙匯流排結構有兩條匯流排，一條是主存匯流排，用於CPU、主存和通道之間進行資料傳送；另一條是I/O匯流排，用於多個外部裝置與通道之間進行資料傳送。

三匯流排結構是在計算機系統各部件之間採用3條各自獨立的匯流排來構成資訊通路，這3條匯流排分別為主存匯流排、I/O匯流排和直接記憶體訪問DMA匯流排。

匯流排的效能指標

| 匯流排的效能指標
1.匯流排的傳輸週期(匯流排週期)
一次匯流排操作所需的時間（包括申請階段、定址階段、傳輸階段和結束階段），通常由若干個匯流排時鐘週期構成。
2.匯流排時鐘週期
即機器的時鐘週期。計算機有一個統一的時鐘，以控制整個計算機的各個部件，匯流排也要受此時鐘的控制。
3.匯流排的工作頻率
總線上各種操作的頻率，為匯流排週期的倒數。若匯流排週期=N個時鐘週期，則匯流排的工作頻率=時鐘頻率/N。實際上指一秒內傳送幾次資料。
4.匯流排的時鐘頻率
即機器的時鐘頻率，為時鐘週期的倒數。實際上指一秒內有多少個時鐘週期。
5.匯流排寬度
又稱為匯流排位寬，它是總線上同時能夠傳輸的資料位數，通常是指資料匯流排的根數，如32根稱為32位（bit）匯流排。
6.匯流排頻寬
可理解為匯流排的資料傳輸率，即單位時間內總線上可傳輸資料的位數，通常用每秒鐘傳送資訊的位元組數來衡量， 單位可用位元組/秒（B/s）表示。
匯流排頻寬 =匯流排工作頻率 ×匯流排寬度（bit/s）=匯流排工作頻率 × (匯流排寬度/8)（B/s）= 匯流排寬度 / 匯流排週期（bit/s）=匯流排寬度/8 / 匯流排週期（B/s）
注： 匯流排頻寬是指匯流排本身所能達到的最高傳輸速率。
7.匯流排複用
匯流排複用是指一種訊號線在不同的時間傳輸不同的資訊。 可以使用較少的線傳輸更多的資訊，從而節省了空間和成本。
8.訊號線數

匯流排仲裁

同一時刻只能有一個裝置控制匯流排傳輸操作，可以有一個或多個裝置從匯流排接收資料。多個主裝置同時競爭主線控制權時，以某種方式選擇一個主裝置優先獲得匯流排控制權稱為匯流排仲裁。匯流排作為一種共享裝置，不可避免地會出現同一時刻有多個主裝置競爭匯流排控制權的問題

操作和定時

| **匯流排傳輸的四個階段 ** 1）申請分配階段：由需要使用匯流排的主模組（或主裝置）提出申請，經匯流排仲裁機構決定將下一傳輸週期的匯流排使用權授予某一申請者。也可將此階段細分為傳輸請求和匯流排仲裁兩個階段。
2）定址階段：獲得使用權的主模組通過匯流排發出本次要訪問的從模組的地址及有關命令，啟動參與本次傳輸的從模組。
3）傳輸階段：主模組和從模組進行資料交換，可單向或雙向進行資料傳送。