1. 程式人生 > 其它 >Efficient Hardware Acceleration of Sparsely Active Convolutional Spiking Neural Networks

Efficient Hardware Acceleration of Sparsely Active Convolutional Spiking Neural Networks

鄭重宣告:原文參見標題,如有侵權,請聯絡作者,將會撤銷釋出!

(2022)

 

Abstract

  脈衝神經網路(SNN)以基於事件的方式進行計算,以實現比標準神經網路更高效的計算。在SNN中,神經元輸出(即啟用)不是用實值啟用編碼的,而是用二值脈衝序列編碼的。在傳統神經網路上使用SNN的動機源於基於脈衝的處理的特殊計算方面,尤其是神經輸出啟用的高度稀疏性。傳統卷積神經網路(CNN)的成熟架構具有處理元素(PE)的大型空間陣列,在啟用稀疏性的情況下,這些空間陣列仍然高度未充分利用。我們提出了一種新穎的架構,該架構針對具有高度啟用稀疏性的卷積SNN(CSNN)的處理進行了優化。在我們的架構中,主要策略是使用較少但使用率較高的PE。用於執行卷積的PE陣列僅與核大小一樣大,只要有要處理的脈衝,就允許所有PE處於活動狀態。通過將特徵圖(即啟用)壓縮到佇列中,可以確保這種持續的脈衝流,然後可以逐個脈衝地處理這些佇列。這種壓縮是在執行時使用專用電路執行的,從而實現自定時排程。這允許處理時間直接與脈衝的數量成比例。一種稱為記憶體交錯的新型記憶體組織方案用於使用多個小型並行片上RAM有效地儲存和檢索單個神經元的膜電位。每個RAM都硬連線到其PE,從而減少了開關電路並允許RAM靠近相應的PE。我們在FPGA上實現了所提出的架構,與其他實現相比實現了顯著的加速,同時需要更少的硬體資源並保持較低的能耗。

 

Index Terms—Spiking Convolutional Neural Networks (SNN), Hardware Acceleration, Event-Based Processing, Field-Programmable Gate Array (FPGA).