每週更新 | Verilog測試用例及波形展示圖功能上線
阿新 • • 發佈:2022-04-02
Hi,親愛的技術夥伴,經過產研團隊的努力,本週ShowMeBug有以下4個功能上線啦~
晶片語言 Verilog 支援測試用例
晶片語言 Verilog 支援測試用例,自動評分同步上線~ 同時,Verilog 執行支援波形圖的展示,更加符合工程師的習慣
- 專業性:跟常用的 Verilog 波形檢視器 GTK wave 類似
- 可互動:能夠清晰展示輸入輸出訊號,並通過點選波形圖檢視波形圖數值變
- 更易用:波形具有縮放、聚焦功能
技術官在 建立程式設計題 時,根據題目要求選擇Verilog語言,面試官可以通過點選“驗證參考答案”檢視執行結果及預期波形圖結果。
筆試和麵試都支援Verilog題目哦~
筆試現已支援順序作答模式和自由作答模式
在試卷編輯-”設定引數”中,可設定該試卷的答題模式:
- 順序作答模式:候選人筆試過程中,確認提交答案並進入下一題後,不支援返回之前的題目重新作答
- 自由作答模式:候選人筆試過程中,支援返回上一題重新作答;在該模式下,暫時不支援監考和回放。(版本更新進行中,請小夥伴們耐心等待~)
筆試支援候選人在一定時間範圍內隨來隨考
在“試卷管理”-“建立考場”或“編輯考場”,可設定預設開考時間,選擇時間範圍,隨來隨考。
候選人將允許在該時間範圍內根據自己的計劃自由安排開考的時間。
團隊成員管理支援批量操作
當團隊成員過多時,批量操作能大大提高管理效率。管理員可以批量修改團隊成員許可權或批量刪除成員。可在“成員管理
更多產品諮詢,歡迎新增客服微信瞭解~