“拼接”晶片似乎已經成了晶片圈的新“時尚”。

蘋果 3 月的春季新品釋出會釋出了將兩塊 M1 Max 晶片“黏合”而成的 M1 Ultra，號稱效能超越英特爾頂級 CPU i9 12900K 和 GPU 效能天花板英偉達 RTX3090。英偉達也在 3 月的 GTC 上公佈用兩塊 CPU" 黏合”而成的 Grace CPU 超級晶片，預計效能是尚未釋出的第 5 代頂級 CPU 的 2 到 3 倍。

更早之前，AMD 在其 EYPC 系列 CPU 中，也用到了 "黏合" 這一步驟，讓晶片設計成本減少一半。

自家晶片的“黏合”似乎已經不成問題，那麼能否從全球市場上挑選出效能最優的晶片黏合在一起，創造出更強大的晶片？

幾周前，能夠實現晶片互連的 "萬能膠" 出現了，英特爾、AMD、臺積電等晶片公司聯合成立小晶片互連產業聯盟，定製 UCIe 1.0（Universal Chiplet Interconnect Express）標準。

如果將同一家晶片公司的互連方式（例如英偉達的 NVlink）視為只能黏合一種材質且功能單一的膠水，那麼 UCIe 標準的提出則意味著能夠實現各種晶片互連的晶片萬能膠的雛形初現。

晶片萬能膠，是否已經有足夠的能力替代不斷微縮的電晶體，成為摩爾定律的 "續命丹"？

「膠水」晶片時代的真起點

"膠水" 晶片發展已經有一段時間了，但業內一直各自為政，由於沒有統一的介面標準，"膠水" 晶片生態難建，大公司止步不前，小公司也不敢邁出第一步。

長期以來，摩爾定律的持續演進被視為晶片效能提升的主要途徑。

經歷四十多年的發展，構成晶片的電晶體幾乎要縮小到原子級別，不僅面臨難以突破的物理極限問題，製程升級的投入產出比也大幅下降，業界開始尋找新的辦法提升產品效能，例如，通過改變封裝的方式提升電晶體密度。

提出摩爾定律的戈登本人也意識到了封裝的重要性，他在論文中寫道："事實證明用較小的功能模組構建大型系統可能會更經濟，這些功能模組將分別進行封裝和互連。"

簡單來講，也就是將原先生產好的晶片整合到一個封裝中，達到減少產品開發時間和成本的目的，這些晶片模組可以是不同工藝節點，最終通過裸片對裸片的方式連線在一起，這一類似於用膠水將晶片連線起來而形成的模型，在業內被稱 Chiplet（可譯為芯粒、小晶片）模型。

多年以來，AMD、英特爾、臺積電、Marvell 等晶片公司已經推出了一些類似於小晶片的設計，例如，英特爾採用了稱之為 Foveros 的小晶片方法，推出了 3D 封裝的 CPU 平臺，該封裝方式將 1 個 10nm 的處理器核心和 4 個 22nm 的處理器核心封裝整合在一起；臺積電也正在開發一種被稱為整合晶片系統（SoIC）的技術。

在這些技術中，裸片對裸片的互連至關重要，即需要將一個裸片與另一個裸片 "黏合" 在一起，每個裸片都包含一個帶有物理介面的 IP 模組，公共介面能夠讓兩個裸片形成互連。

在 Chiplet 初期的探索中，許多公司開發了具有專有介面的互連，實現自家晶片模型間的互連。

由於 Chiplet 的最終目標是在內部或多個晶片供應商中獲得優質且可互操作的晶片模組，因此 Chiplet 能否進一步往前發展，取決於業內能否出現一種能將不同晶片模型連線起來的標準介面，也就是能夠將各種晶片模組黏合起來的晶片 "萬能膠"。

今年 3 月初，萬能膠 UCIe 終於出現，晶片的膠水時代迎來新起點。

"每個行業開放標準的落地都會引發這個行業的爆發，遵循這一產業發展規律，UCIe 對 Chiplet 的發展意義重大，是 Chiplet 時代到來的重要標誌。" 半導體裝置公司華封科技創始人王巨集波表示。

"Chiplet 在業內推廣了很多年，一直在宣傳，但一直沒有推進產業化，很大一部分原因就是在等待標準建立。如果選擇了一個錯誤的標準，成果就得不到市場的認可，會白白浪費很多精力。" 芯原股份創始人、董事長兼總裁戴偉民說道。

不過，在 UCIe 確立之前，業內已有各種各樣的介面型別，"萬能膠" 的出現是否意味著那些曾在 Chiplet 領域有過探索的晶片公司們此前的努力都白費了？

王巨集波認為，Chiplet 只是表示通過先進封裝的方式將不同的晶片模組連線起來。"在 Chiplet 發展初期，各家都會根據自家的產品需求對 Chiplet 進行獨立的投入和研究，先各自在某些方面取得技術突破後，再匯聚成行業標準，這是正常的發展過程。"

晶方科技副總經理劉巨集鈞認為，UCIe 標準的制定，一定會用到部分原來已經定義過的協議、熟悉的協議，但也有一些新的標準和封裝整合方式需要重新定義，以實現更好的互操作性。“UCIe 並不推翻業界之前的工作，而是將小晶片互聯的技術標準化了。"

要理解 UCIe 對 Chiplet 時代即將產生的積極作用，可以將其同 PCIe 進行類比，在協議層上甚至可以將 UCIe 理解為 PCIe 在縮微互聯結構上的延伸。

"之前的 PCIe 解決了電腦系統與周邊裝置的資料傳輸問題，UCIe 解決的是小晶片和小晶片，封裝片上獨立模組與模組之間的資料傳輸問題，如果沒有統一的電氣訊號標準，就不會形成多家企業共同完成系統整合的生態合作，如果沒有合作，入局 Chiplet 的單個企業就很難完成行業發展所需的生態建設。" 劉巨集鈞說到。

王巨集波也表達了同樣的觀點，"PC 時代，英特爾主導建立的 x86 體系就有一系列標準，例如：PCIe 標準，可以讓其他家的產品能夠同英特爾的 CPU 分工協作，x86 體系的一系列標準，構建了整個 PC 時代的硬體體系，到了 Chiplet 時代，其實是將 PC 時代建立生態體系的邏輯縮小復刻到晶片中，Chiplet 作為一個晶片組合，也需要靠 UCIe 標準將不同公司的晶片設計方便的組合在一個晶片中，通過這種方式建立生態並推動整個行業向前發展。"

不過，PCIe 經歷了十多年的發展才成為主流，UCIe1.0 的出現只是 Chiplet 時代真正到來的起點，距離 Chiplet 真正成為主流也還有一段路要走。即便是強大如英特爾，也需要花費大量的時間和精力才能實現量產。

工藝實現成第一難，工程費用無人願承擔

"事實上 Chiplet 的發展，最大的難度不是在協議制定上，而是在產品定義以及製造環節，統一協議和標準是為了降低研發成本和加快市場應用。" 創享投資的投資總監劉凌韜表示。

劉巨集鈞持有同樣的觀點，他認為雖然 UCIe 統一標準的建立為產業界指明瞭方向，但在具體物理層指標帶來的工藝能力要求和大規模製造環節仍然有不少挑戰，例如封裝體中多層材料的堆疊，從矽之間的堆疊到矽、有機材料、金屬等多種材料。

"將這些材料連線起來需要細小的引線和線寬，複雜度高，良率受制程影響大，成本也會很高。" 劉巨集鈞說到。

以英特爾的 EMIB 為例，從英特爾所釋出的公開論文中可以發現，EMIB 在工藝實現上面臨不少難題，需要進行材料和工藝的開發，其矽橋的設計工作需要由懂材料、懂封裝、懂製程和懂訊號完整性的資深工程師們來共同實現。

另外，晶圓製造材料、裝置都需要進行改進，其時間和成本是除蘋果、英特爾等頭部晶片公司之外無法承受的。

不僅如此，即便是有了 UCIe 這晶片萬能膠，"Chiplet 在哪裡" 的問題也難以解決。

"UCIe 之後，Chiplet 面臨的是 Chiplet 供應商和應用商誰先邁出第一步的問題。這也是一個 ' 雞與蛋 ' 的問題。Chiplet 供應商較為關心的是 Chiplet 一次性工程費用（NRE）該由誰來承擔，而應用商則擔心是否有足夠豐富的 Chiplet 可以應用，以及 Chiplet 產品的價效比何時能最先驗證。" 戴偉民說到。

正因如此，即便是有了 UCIe 這一標準，大家也容易停留在觀望階段，都在等待第一個吃螃蟹的人出現。"芯原正在與有意向使用 Chiplet 的企業積極溝通，並嘗試探索向潛在客戶 ' 眾籌 'Chiplet 的方案，有望儘快打破僵局。" 戴偉民補充道。

續命摩爾定律，萬能膠晶片不萬能

拋開工藝難題，晶片萬能膠普及的關鍵在於，能否延續摩爾定律給晶片公司們更大價值。

從產業鏈角度，一方面，Chiplet 作為半導體產業的技術趨勢，需要各家晶片公司都在自己的位置上做最擅長的工作，通過分工協作減少 Chiplet 晶片與市場需求匹配的時間和週期，因此晶片公司之間的連線會更加緊密，另一方面，晶片萬能膠似乎正在改寫晶片公司或晶片產品的評價體系或維度。

"一直以來，最先進的前道晶圓工藝節點往往是晶片最佳效能的象徵，最先進的工藝節點往往引領晶片效能發展的潮流。但到了 Chiplet 時代，單個先進工藝節點的競爭力有可能被多晶片異構系統整合取代，異構整合能力逐漸成為評價一家晶片設計或製造公司的新標準。" 劉巨集鈞補充道。

"也正因如此，英特爾主導參與了 UCIe 標準的建立，以期構建一個圍繞 Chiplet 技術的生態圈，對其 IDM2.0 戰略升級而言至關重要。"

值得一提的是，當先進製程對晶片效能提升的重要性程度被削弱時，對於在晶圓製造領域並不領先的中國大陸晶片產業的發展有利，尤其是中國大陸在先進封測領域位居世界前列，Chiplet 時代有望佔據一定優勢。

"相比先進製造，在先進封裝上，中國與國際先進水平的差距並不大，Chiplet 的出現對我國晶片產業的發展有利。" 戴偉民說道。

從成本優勢的角度來看，儘管 AMD、英特爾已經證明了多晶片架構具有一定的經濟性，但實際上，與微縮電晶體相比，晶片萬能膠並不是在所有時候都能帶來最大的成本優勢。

清華大學交叉院博士研究生馮寅瀟和清華大學交叉院助理教授馬愷聲發表了一篇有關 Chiplet 成本計算的論文，通過建立 Chiplet 精算師的成本模型對多晶片整合系統的成本效益進行精準評估。

結果發現，現階段的 Chiplets 方案只有在 800 平方毫米的大晶片上才真正有收益，且工藝製程越先進，收益效果越明顯。對於 5nm 晶片系統，當產量達到 2 千萬時，多晶片架構才開始帶來回報。

戴偉民也表示，不是所有晶片都適合用 chiplet 的方式，不要為了拆分而拆分，不少情況下單顆整合的系統晶片（SoC), 如基於 FD-SOI 工藝整合射頻無線連線功能的物聯網系統晶片，更有價值。

”平板電腦應用處理器，自動駕駛域處理器，資料中心應用處理器將是 Chiplet 率先落地的三個領域。也是解決 chiplet‘雞’和‘蛋’的問題的原動力。”

也就是說，雖然 Chiplet 有能力延續摩爾定律，但對於絕大多數不太先進的晶片公司而言，是沒有必要早早就為晶片萬能膠買單。因此也就能夠理解，為何 UCIe 產業聯盟是由幾家晶片巨頭攜手共建的了。

但不可否認的是，效能、功耗和麵積的升級依然是晶片界向前發展的目標，隨著越來越多的終端產品開始用得起更加先進的工藝製程時，晶片萬能膠主流時代就不會再遙遠。

會有那麼一天，但晶片萬能膠的複用能力達到一定水平時，就有能力完全戰勝電晶體集成了。