LVPECL:(low voltage positive emitter couped logic)   ECL:發射極耦合邏輯是數字邏輯的一種非飽和形式(簡稱ECL)，它可以消除影響速度特性的電晶體儲存時間，因而能實現高速執行。發射極耦合是指電路內的差動放大器以發射極相連線，使差動放大器的輸入阻抗高、電壓增益大電路的輸出部分為射極跟隨器，以便恢復邏輯電平，降低輸出阻抗，因而整個電路扇出容量大，驅動後續電路的能力強。當前在科學研究以及應用技術中要求資料獲取的速度越來越快，資料的容量也越來越大，因而高速邏輯以及寄存單元都由發射極合邏輯構成.

PECL:PECL，指的是正射極耦合邏輯電平。 在電子技術中，PECL代表正射極耦合邏輯電平。如果省掉ECL電路中的負電源，採用正電源的系統(+5 V)，可將VCC接到正電源而VEE接到零點。這樣的電平通常被稱為PECL（Positive Emitter Coupled Logic）。如果採用+3.3 V供電，則稱為LVPECL。

PECL：
VCC=5V
VOH=4.12V，VOL=3.28V
VIH=3.78V，VIL=3.64V

LVPECL：
VCC=3.3V
VOH=2.42V，VOL=1.58V
VIH=2.06V，VIL=1.94V

1 LVDS訊號介紹 Low Voltage Differential Signaling，低電壓差分訊號。

LVDS傳輸支援速率一般在155Mbps（大約為77MHZ）以上，推薦最大速率為655Mbps，理論極限速率為1.923Mbps。LVDS是一種低擺幅的差分訊號技術，它使得訊號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動輸出實現了低噪聲和低功耗。

①LVDS訊號傳輸的組成

LVDS訊號傳輸組成圖

LVDS訊號傳輸一般由三部分組成：差分訊號傳送器，差分訊號互聯器，差分訊號接收器。差分訊號傳送器：將非平衡傳輸的TTL訊號轉換成平衡傳輸的LVDS訊號。差分訊號接收器：將平衡傳輸的LVDS訊號轉換成非平衡傳輸的TTL訊號。差分訊號互聯器：包括連線線（電纜或者PCB走線），終端匹配電阻。終端電阻R為100歐。

② LVDS訊號電平特性

LVDS介面的偏置電壓為1.2V，提供350mV的擺幅。如下圖，LVDS驅動器由一個驅動差分線對的電流源組成，通常電流為3.5mA），在差分線上改變方向來表示 0 和 1。LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過100Ω的匹配電阻，並在接收器的輸入端產生大約350mV 的電壓。電流源為恆流特性，大小為3.5mA,終端電阻在100-120歐姆之間，則電壓擺動幅度為：350mV---420mV 。

由於LVDS訊號電平變化在0.85-1.55V之間，其由邏輯低電平到邏輯高電平變化的時間比TTL電平要快得多，所以LVDS更適合用於傳輸高速變化訊號。其低壓低電流，噪聲低功耗也低。 多用於板內訊號傳輸。

LVDS使用注意:速率可以最快可達到600M以上，對PCB佈線要求較高，差分線要求嚴格等長，差最好不超過10mil(0.25mm)。100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內。

③ 差分訊號抗噪特性

從差分訊號傳輸線路上可以看出，若是線路沒有干擾的理想情況下，在傳送側可以形象理解為：IN=（IN+）-（IN-）, 在接收側可以理解為：OUT=(IN+)-(IN-), 所以：OUT=IN。而在實際線路傳輸中，線路存在干擾，並且同時出現在差分線對上，在傳送側仍然是：IN=（IN+）-（IN-）線路傳輸干擾同時存在於差分對上，假設干擾為K，則接收則：[(IN+)+K]-[(IN-)-q]=(IN+)-(IN-)=OUT,所以：OUT=IN,噪聲可以被抑止掉。上述分析可以形象的理解差分方式抑止噪聲的能力。

LVDS接收器可以承受至少±1V地的電壓變化。由於LVDS驅動器典型的偏置電壓為+1.2V，由於地的電壓變化、驅動器偏置電壓以及輕度耦合到的噪聲之和，因此這個共模範圍是：+0.2V～+2.2V。建議接收器的輸入電壓範圍為：0V～+2.4V。

注：抑止共模噪聲是DS（差分訊號）的共同特性，如RS485,RS422電平，採用差分平衡傳輸，由於其電平幅度大，更不容易受干擾，適合工業現場不太惡劣環境下通訊

2 LVPECL 訊號

LVPECL的典型輸出為一對差分訊號，他們的射極通過一個電流源接地。這一對差分訊號驅動一對射極跟隨器，為Output+與Output-提供電流驅動。50歐姆電阻一頭接輸出，一端接VCC-2V。在射級輸出級電平為VCC-1.3V。這樣50歐姆的電阻兩端電勢差為0.7V，電流為14mA。PECL 結構的輸入阻抗高、輸出阻抗很低（典型值為 4~5 Ω），因此它有很強的驅動能力。

LVPECL訊號傳輸速度快，很容易達到幾百M的應用，最高可到10G以上。而且驅動能力強，一般可用在背板傳輸和長線纜傳輸上。相對LVDS而言，噪聲容限低，功耗大。

用於時鐘的 LVPECL：直流匹配時用 130 歐上拉，同時用 82 歐下拉；交流匹配時用82 歐上拉，同時用 130 歐下拉。但兩種方式工作後直流電平都在 1.95V 左右。

3 訊號之間的轉換

LVPECL到LVPECL的連線

交流耦合下的匹配電路

圖（a）中，LVPECL 的輸出共模電壓需固定在 Vcc-1.3V，在選擇直流偏置電阻時，僅需該電阻能夠提供14mA 到地的通路，這樣 R1=（Vcc-1.3V）/14mA。在 3.3V 供電時，R1=142Ω。然而這種方式給出的交流負載阻抗低於 50Ω。圖（b）為匹配電路的一種改進結構，在訊號通路上串接一個電阻，從而可以增大交流負載阻抗使之接近 50Ω。

R1 和 R2 的選擇應考慮如下幾點：（1）PECL 輸入直流偏壓應固定在 Vcc-1.3V；（2）輸入阻抗應等於傳輸線阻抗；（3）低功耗；（4）外圍器件少。

圖（a）中，R2和R3選擇應滿足如下條件：

求解得到R2=82Ω，R3=130Ω。但是因為阻抗不匹配，所以功耗較大。

圖（b）中，R2和R3選擇應滿足如下條件：

求解得到R2=2.7KΩ，R3=4.3KΩ。

LVDS到LVDS之間的連線

因為 LVDS 的輸入與輸出都是內匹配的，所以 LVDS 間的連線可以如下圖。

LVDS到LVDS

LVPECL到LVDS的轉換

交流耦合下，在LVPECL驅動器輸出端向GND放置一個150Ω電阻(原因是需要維持共模電壓VCC-1.3V，到地電流需要14mA，VCC為3.3V，則電阻大概在150歐姆左右)，對於開路發射極提供直流偏置以及到GND的直流電流路徑至關重要。為了將800mV LVPECL擺幅衰減到325 mV LVDS擺幅，必須在150Ω電阻器之後放置一個70Ω的衰減電阻。應在LVDS接收器前面放置一個10nF交流耦合電容，以阻止來自LVPECL驅動器的直流電平。LVDS輸入需要重新偏置，可以通過向GND放置8.7KΩ電阻連線到3.3V和5KΩ電阻到GND來實現LVDS接收器輸入共模的1.2V直流電平。如果LVDS接收器差分輸入引腳上已經存在有100Ω電阻，則不需要外部100Ω電阻。

LVPECL到LVDS的轉換

LVDS到LVPECL的轉換

LVDS到LVPECL的轉換