學習makefile
參考文件： 跟我一起寫Makefile
關於程式的編譯和連結¶
一般來說，無論是C還是C++，首先要把原始檔編譯成中間程式碼檔案，在Windows下也就是 .obj 檔案，UNIX下是 .o 檔案，即Object File，這個動作叫做編譯（compile）。然後再把大量的Object File合成執行檔案，這個動作叫作連結（link）。
總結：
原始檔（.c / .cpp）------編譯------> 中間程式碼檔案（.obj / .o）---------連結---------> 可執行檔案
編譯時，編譯器需要的是語法的正確，函式與變數的宣告的正確。對於後者，通常是你需要告訴編譯器標頭檔案的所在位置（標頭檔案中應該只是宣告，而定義應該放在C/C++檔案中），只要所有的語法正確，編譯器就可以編譯出中間目標檔案。一般來說，每個原始檔都應該對應於一箇中間目標檔案（ .o 檔案或 .obj 檔案）。
一般而言，每個原始檔（.c / .cpp）對應一箇中間目標檔案（.o / .obj）
連結時，主要是連結函式和全域性變數。所以，我們可以使用這些中間目標檔案（ .o 檔案或 .obj 檔案）來連結我們的應用程式。連結器並不管函式所在的原始檔，只管函式的中間目標檔案（Object File），在大多數時候，由於原始檔太多，編譯生成的中間目標檔案太多，而在連結時需要明顯地指出中間目標檔名，這對於編譯很不方便。所以，我們要給中間目標檔案打個包，在Windows下這種包叫“庫檔案”（Library File），也就是 .lib 檔案，在UNIX下，是Archive File，也就是 .a 檔案。
連結是為了“把不同原始檔之間共享的函式、（全域性）變數聯絡起來”。
由於在大型專案中原始檔很多，為了方便整理和連結，可以把中間目標檔案打個包（.lib(library) / .a(archive)）
總結一下，原始檔首先會生成中間目標檔案，再由中間目標檔案生成執行檔案。在編譯時，編譯器只檢測程式語法和函式、變數是否被宣告。如果函式未被宣告，編譯器會給出一個警告，但可以生成Object File。而在連結程式時，連結器會在所有的Object File中找尋函式的實現，如果找不到，那到就會報連結錯誤碼（Linker Error），在VC下，這種錯誤一般是： Link 2001錯誤 ，意思說是說，連結器未能找到函式的實現。你需要指定函式的Object File。
好，言歸正傳，gnu的make有許多的內容，閒言少敘。
編譯的作用：生成中間目標檔案，檢查語法，檢查函式、變數是否被宣告（來自其它原始檔的函式和變數可以用extern宣告）
連結的作用：生成可執行檔案，連結器在所有中間目標檔案(object file)中尋找函式的實現、全域性變數的宣告
----------------這一章總結------------------
原始檔（.c / .cpp）------編譯（檢查語法、檢查函式、變數是否被宣告）------> （一般而言，每個原始檔都有一箇中間目標檔案）中間程式碼檔案（.obj / .o）（中間目標檔案可以打包成(.lib / .a)檔案）---------連結（尋找函式的實現、變數的初始化）---------> 可執行檔案
來自其它原始檔的函式和變數可以用extern宣告
makefile介紹¶
make命令執行時，需要一個makefile檔案，以告訴make命令需要怎麼樣的去編譯和連結程式。
首先，我們用一個示例來說明makefile的書寫規則，以便給大家一個感性認識。這個示例來源於gnu 的make使用手冊，在這個示例中，我們的工程有8個c檔案，和3個頭檔案，我們要寫一個makefile來告訴make命令如何編譯和連結這幾個檔案。我們的規則是：
- 如果這個工程沒有編譯過，那麼我們的所有c檔案都要編譯並被連結。
- 如果這個工程的某幾個c檔案被修改，那麼我們只編譯被修改的c檔案，並連結目標程式。
- 如果這個工程的標頭檔案被改變了，那麼我們需要編譯引用了這幾個標頭檔案的c檔案，並連結目標程式。
只要我們的makefile寫得夠好，所有的這一切，我們只用一個make命令就可以完成，make命令會自動智慧地根據當前的檔案修改的情況來確定哪些檔案需要重編譯，從而自動編譯所需要的檔案和連結目標程式。
makefile兩個重要功能：1. 自動編譯 2. 僅編譯需要編譯的內容（最小化編譯工作量）
實現2的方式：僅僅編譯被修改過的.c檔案，僅僅編譯標頭檔案被修改過的.c檔案，然後連結程式
makefile的規則¶
在講述這個makefile之前，還是讓我們先來粗略地看一看makefile的規則。
target ... : prerequisites ...
command
...
...
- target
- 可以是一個object file（目標檔案），也可以是一個執行檔案，還可以是一個標籤（label）。對於標籤這種特性，在後續的“偽目標”章節中會有敘述。
- prerequisites
- 生成該target所依賴的檔案和/或target
- command
- 該target要執行的命令（任意的shell命令）
這是一個檔案的依賴關係，也就是說，target這一個或多個的目標檔案依賴於prerequisites中的檔案，其生成規則定義在command中。說白一點就是說:
prerequisites中如果有一個以上的檔案比target檔案要新的話，command所定義的命令就會被執行。
這就是makefile的規則，也就是makefile中最核心的內容。
說到底，makefile的東西就是這樣一點，好像我的這篇文件也該結束了。呵呵。還不盡然，這是makefile 的主線和核心，但要寫好一個makefile還不夠，我會在後面一點一點地結合我的工作經驗給你慢慢道來。內容還多著呢。:)
makefile核心規則：如果prerequisities中有任意一個檔案比target要新，command就會被執行
一個示例¶
正如前面所說，如果一個工程有3個頭檔案和8個c檔案，為了完成前面所述的那三個規則，我們的makefile 應該是下面的這個樣子的。
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
反斜槓（ \ ）是換行符的意思。這樣比較便於makefile的閱讀。我們可以把這個內容儲存在名字為“makefile”或“Makefile”的檔案中，然後在該目錄下直接輸入命令 make 就可以生成執行檔案edit。如果要刪除執行檔案和所有的中間目標檔案，那麼，只要簡單地執行一下 make clean 就可以了。
在這個makefile中，目標檔案（target）包含：執行檔案edit和中間目標檔案（ *.o ），依賴檔案（prerequisites）就是冒號後面的那些 .c 檔案和 .h 檔案。每一個 .o 檔案都有一組依賴檔案，而這些 .o 檔案又是執行檔案 edit 的依賴檔案。依賴關係的實質就是說明了目標檔案是由哪些檔案生成的，換言之，目標檔案是哪些檔案更新的。
在定義好依賴關係後，後續的那一行定義瞭如何生成目標檔案的作業系統命令，一定要以一個 Tab 鍵作為開頭。記住，make並不管命令是怎麼工作的，他只管執行所定義的命令。make會比較targets檔案和prerequisites檔案的修改日期，如果prerequisites檔案的日期要比targets檔案的日期要新，或者target不存在的話，那麼，make就會執行後續定義的命令。
這裡要說明一點的是， clean 不是一個檔案，它只不過是一個動作名字，有點像c語言中的label一樣，其冒號後什麼也沒有，那麼，make就不會自動去找它的依賴性，也就不會自動執行其後所定義的命令。要執行其後的命令，就要在make命令後明顯得指出這個label的名字。這樣的方法非常有用，我們可以在一個makefile中定義不用的編譯或是和編譯無關的命令，比如程式的打包，程式的備份，等等。
make是如何工作的¶
在預設的方式下，也就是我們只輸入 make 命令。那麼，
- make會在當前目錄下找名字叫“Makefile”或“makefile”的檔案。
- 如果找到，它會找檔案中的第一個目標檔案（target），在上面的例子中，他會找到“edit”這個檔案，並把這個檔案作為最終的目標檔案。
- 如果edit檔案不存在，或是edit所依賴的後面的
.o檔案的檔案修改時間要比edit這個檔案新，那麼，他就會執行後面所定義的命令來生成edit這個檔案。 - 如果
edit所依賴的.o檔案也不存在，那麼make會在當前檔案中找目標為.o檔案的依賴性，如果找到則再根據那一個規則生成.o檔案。（這有點像一個堆疊的過程） - 當然，你的C檔案和H檔案是存在的啦，於是make會生成
.o檔案，然後再用.o檔案生成make的終極任務，也就是執行檔案edit了。
這就是整個make的依賴性，make會一層又一層地去找檔案的依賴關係，直到最終編譯出第一個目標檔案。在找尋的過程中，如果出現錯誤，比如最後被依賴的檔案找不到，那麼make就會直接退出，並報錯，而對於所定義的命令的錯誤，或是編譯不成功，make根本不理。make只管檔案的依賴性，即，如果在我找了依賴關係之後，冒號後面的檔案還是不在，那麼對不起，我就不工作啦。
通過上述分析，我們知道，像clean這種，沒有被第一個目標檔案直接或間接關聯，那麼它後面所定義的命令將不會被自動執行，不過，我們可以顯示要make執行。即命令—— make clean ，以此來清除所有的目標檔案，以便重編譯。
於是在我們程式設計中，如果這個工程已被編譯過了，當我們修改了其中一個原始檔，比如 file.c ，那麼根據我們的依賴性，我們的目標 file.o 會被重編譯（也就是在這個依性關係後面所定義的命令），於是 file.o 的檔案也是最新的啦，於是 file.o 的檔案修改時間要比 edit 要新，所以 edit 也會被重新連結了（詳見 edit 目標檔案後定義的命令）。
而如果我們改變了 command.h ，那麼， kdb.o 、 command.o 和 files.o 都會被重編譯，並且， edit 會被重連結。
makefile中使用變數¶
在上面的例子中，先讓我們看看edit的規則：
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
我們可以看到 .o 檔案的字串被重複了兩次，如果我們的工程需要加入一個新的 .o 檔案，那麼我們需要在兩個地方加（應該是三個地方，還有一個地方在clean中）。當然，我們的makefile並不複雜，所以在兩個地方加也不累，但如果makefile變得複雜，那麼我們就有可能會忘掉一個需要加入的地方，而導致編譯失敗。所以，為了makefile的易維護，在makefile中我們可以使用變數。makefile的變數也就是一個字串，理解成C語言中的巨集可能會更好。
比如，我們宣告一個變數，叫 objects ， OBJECTS ， objs ， OBJS ， obj 或是 OBJ ，反正不管什麼啦，只要能夠表示obj檔案就行了。我們在makefile一開始就這樣定義：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
於是，我們就可以很方便地在我們的makefile中以 $(objects) 的方式來使用這個變量了，於是我們的改良版makefile就變成下面這個樣子：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit $(objects)
於是如果有新的 .o 檔案加入，我們只需簡單地修改一下 objects 變數就可以了。
關於變數更多的話題，我會在後續給你一一道來。
讓make自動推導¶
GNU的make很強大，它可以自動推導檔案以及檔案依賴關係後面的命令，於是我們就沒必要去在每一個 .o 檔案後都寫上類似的命令，因為，我們的make會自動識別，並自己推導命令。
只要make看到一個 .o 檔案，它就會自動的把 .c 檔案加在依賴關係中，如果make找到一個 whatever.o ，那麼 whatever.c 就會是 whatever.o 的依賴檔案。並且 cc -c whatever.c 也會被推匯出來，於是，我們的makefile再也不用寫得這麼複雜。我們的新makefile又出爐了。
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
main.o : defs.h
kbd.o : defs.h command.h
command.o : defs.h command.h
display.o : defs.h buffer.h
insert.o : defs.h buffer.h
search.o : defs.h buffer.h
files.o : defs.h buffer.h command.h
utils.o : defs.h
.PHONY : clean
clean :
rm edit $(objects)
這種方法，也就是make的“隱晦規則”。上面檔案內容中， .PHONY 表示 clean 是個偽目標檔案。
關於更為詳細的“隱晦規則”和“偽目標檔案”，我會在後續給你一一道來。
另類風格的makefiles¶
既然我們的make可以自動推導命令，那麼我看到那堆 .o 和 .h 的依賴就有點不爽，那麼多的重複的 .h ，能不能把其收攏起來，好吧，沒有問題，這個對於make來說很容易，誰叫它提供了自動推導命令和檔案的功能呢？來看看最新風格的makefile吧。
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
$(objects) : defs.h
kbd.o command.o files.o : command.h
display.o insert.o search.o files.o : buffer.h
.PHONY : clean
clean :
rm edit $(objects)
這種風格，讓我們的makefile變得很簡單，但我們的檔案依賴關係就顯得有點凌亂了。魚和熊掌不可兼得。還看你的喜好了。我是不喜歡這種風格的，一是檔案的依賴關係看不清楚，二是如果檔案一多，要加入幾個新的 .o 檔案，那就理不清楚了。
清空目標檔案的規則¶
每個Makefile中都應該寫一個清空目標檔案（ .o 和執行檔案）的規則，這不僅便於重編譯，也很利於保持檔案的清潔。這是一個“修養”（呵呵，還記得我的《程式設計修養》嗎）。一般的風格都是：
clean:
rm edit $(objects)
更為穩健的做法是：
.PHONY : clean
clean :
-rm edit $(objects)
前面說過， .PHONY 表示 clean 是一個“偽目標”。而在 rm 命令前面加了一個小減號的意思就是，也許某些檔案出現問題，但不要管，繼續做後面的事。當然， clean 的規則不要放在檔案的開頭，不然，這就會變成make的預設目標，相信誰也不願意這樣。不成文的規矩是——“clean從來都是放在檔案的最後”。
上面就是一個makefile的概貌，也是makefile的基礎，下面還有很多makefile的相關細節，準備好了嗎？準備好了就來。
Makefile裡有什麼？¶
Makefile裡主要包含了五個東西：顯式規則、隱晦規則、變數定義、檔案指示和註釋。
- 顯式規則。顯式規則說明了如何生成一個或多個目標檔案。這是由Makefile的書寫者明顯指出要生成的檔案、檔案的依賴檔案和生成的命令。
- 隱晦規則。由於我們的make有自動推導的功能，所以隱晦的規則可以讓我們比較簡略地書寫 Makefile，這是由make所支援的。
- 變數的定義。在Makefile中我們要定義一系列的變數，變數一般都是字串，這個有點像你C語言中的巨集，當Makefile被執行時，其中的變數都會被擴充套件到相應的引用位置上。
- 檔案指示。其包括了三個部分，一個是在一個Makefile中引用另一個Makefile，就像C語言中的include一樣；另一個是指根據某些情況指定Makefile中的有效部分，就像C語言中的預編譯#if一樣；還有就是定義一個多行的命令。有關這一部分的內容，我會在後續的部分中講述。
- 註釋。Makefile中只有行註釋，和UNIX的Shell指令碼一樣，其註釋是用
#字元，這個就像C/C++中的//一樣。如果你要在你的Makefile中使用#字元，可以用反斜槓進行轉義，如：\#。
最後，還值得一提的是，在Makefile中的命令，必須要以 Tab 鍵開始。
Makefile的檔名¶
預設的情況下，make命令會在當前目錄下按順序找尋檔名為“GNUmakefile”、“makefile”、“Makefile”的檔案，找到了解釋這個檔案。在這三個檔名中，最好使用“Makefile”這個檔名，因為，這個檔名第一個字元為大寫，這樣有一種顯目的感覺。最好不要用“GNUmakefile”，這個檔案是GNU的make識別的。有另外一些make只對全小寫的“makefile”檔名敏感，但是基本上來說，大多數的make都支援“makefile”和“Makefile”這兩種預設檔名。
當然，你可以使用別的檔名來書寫Makefile，比如：“Make.Linux”，“Make.Solaris”，“Make.AIX”等，如果要指定特定的Makefile，你可以使用make的 -f 和 --file 引數，如： make -f Make.Linux 或 make --file Make.AIX 。
引用其它的Makefile¶
在Makefile使用 include 關鍵字可以把別的Makefile包含進來，這很像C語言的 #include ，被包含的檔案會原模原樣的放在當前檔案的包含位置。 include 的語法是：
include <filename>
filename 可以是當前作業系統Shell的檔案模式（可以包含路徑和萬用字元）。
在 include 前面可以有一些空字元，但是絕不能是 Tab 鍵開始。 include 和 <filename> 可以用一個或多個空格隔開。舉個例子，你有這樣幾個Makefile： a.mk 、 b.mk 、 c.mk ，還有一個檔案叫 foo.make ，以及一個變數 $(bar) ，其包含了 e.mk 和 f.mk ，那麼，下面的語句：
include foo.make *.mk $(bar)
等價於：
include foo.make a.mk b.mk c.mk e.mk f.mk
make命令開始時，會找尋 include 所指出的其它Makefile，並把其內容安置在當前的位置。就好像C/C++的 #include 指令一樣。如果檔案都沒有指定絕對路徑或是相對路徑的話，make會在當前目錄下首先尋找，如果當前目錄下沒有找到，那麼，make還會在下面的幾個目錄下找：
- 如果make執行時，有
-I或--include-dir引數，那麼make就會在這個引數所指定的目錄下去尋找。 - 如果目錄
<prefix>/include（一般是：/usr/local/bin或/usr/include）存在的話，make也會去找。
如果有檔案沒有找到的話，make會生成一條警告資訊，但不會馬上出現致命錯誤。它會繼續載入其它的檔案，一旦完成makefile的讀取，make會再重試這些沒有找到，或是不能讀取的檔案，如果還是不行，make才會出現一條致命資訊。如果你想讓make不理那些無法讀取的檔案，而繼續執行，你可以在include前加一個減號“-”。如：
-include <filename>
其表示，無論include過程中出現什麼錯誤，都不要報錯繼續執行。和其它版本make相容的相關命令是sinclude，其作用和這一個是一樣的。
環境變數MAKEFILES¶
如果你的當前環境中定義了環境變數 MAKEFILES ，那麼，make會把這個變數中的值做一個類似於 include 的動作。這個變數中的值是其它的Makefile，用空格分隔。只是，它和 include 不同的是，從這個環境變數中引入的Makefile的“目標”不會起作用，如果環境變數中定義的檔案發現錯誤，make也會不理。
但是在這裡我還是建議不要使用這個環境變數，因為只要這個變數一被定義，那麼當你使用make時，所有的Makefile都會受到它的影響，這絕不是你想看到的。在這裡提這個事，只是為了告訴大家，也許有時候你的Makefile出現了怪事，那麼你可以看看當前環境中有沒有定義這個變數。
make的工作方式¶
GNU的make工作時的執行步驟如下：（想來其它的make也是類似）
- 讀入所有的Makefile。
- 讀入被include的其它Makefile。
- 初始化檔案中的變數。
- 推導隱晦規則，並分析所有規則。
- 為所有的目標檔案建立依賴關係鏈。
- 根據依賴關係，決定哪些目標要重新生成。
- 執行生成命令。
1-5步為第一個階段，6-7為第二個階段。第一個階段中，如果定義的變數被使用了，那麼，make會把其展開在使用的位置。但make並不會完全馬上展開，make使用的是拖延戰術，如果變量出現在依賴關係的規則中，那麼僅當這條依賴被決定要使用了，變數才會在其內部展開。
當然，這個工作方式你不一定要清楚，但是知道這個方式你也會對make更為熟悉。有了這個基礎，後續部分也就容易看懂了。