1. 程式人生 > 其它 >華大HC32A460 系列介紹(二)

華大HC32A460 系列介紹(二)

1.4 華大HC32A460 系列功能簡介

1.4.1 CPU

華大HC32A460 系列集成了新一代的嵌入式 ARM® Cortex®-M4 with FPU 32bit 精簡指令CPU,實現了管腳少功耗低的同時,提供出色的運算效能和迅速的中斷反應能力。片上整合的儲存容量可以充分發揮出 ARM® Cortex®-M4 with FPU 出色的指令效率。CPU支援 DSP 指令,可以實現高效訊號處理運算和複雜演算法。單點精度 FPU(Floating PointUnit)單元可以避免指令飽和,加快軟體開發。

1.4.2 匯流排架構(BUS)

主系統由 32 位多層 AHB 匯流排矩陣構成,可實現以下主機匯流排和從機匯流排的互連。

主機匯流排

 Cortex-M4F 核心 CPUI 匯流排,CPUD 匯流排,CPUS 匯流排

 系統 DMA_1 匯流排,系統 DMA_2 匯流排

 USB DMA 匯流排

從機匯流排

 Flash ICODE 匯流排

 Flash DCODE 匯流排

 Flash MCODE 匯流排(除 CPU 以外其他主機訪問 Flash 的匯流排)

 SRAMH 匯流排(SRAMH 32kB)

 SRAMA 匯流排(SRAM1 64KB)

 SRAMB 匯流排(SRAM2 64KB,SRAM3 28KB,Ret_SRAM 4KB)

 APB1 外設匯流排(EMB/Timers/SPI/USART/I2S)

 APB2 外設匯流排(Timers/SPI/USART/I2S)

 APB3 外設匯流排(ADC/PGA/TRNG)

 APB4 外設匯流排(FCM/WDT/CMP/OTS/RTC/WKTM/I2C)

 AHB1 外設匯流排(KEYSCAN/INTC/DCU/GPIO/SYSC)

 AHB2 外設匯流排(CAN/SDIOC)

 AHB3 外設匯流排(AES/HASH/CRC/USB FS)

 AHB4 外設匯流排(SDIOC)

 AHB5 外設匯流排(QSPI)

藉助匯流排矩陣,可以實現主機匯流排到從機匯流排高效率的併發訪問。

1.4.3 復位控制(RMU)

晶片配置了 14 種復位方式。

 上電覆位(POR)

 NRST 引腳復位(NRST)

 欠壓復位(BOR)

 可程式設計電壓檢測 1 復位(PVD1R)

 可程式設計電壓檢測 2 復位(PVD2R)

 看門狗復位(WDTR)

 專用看門狗復位(SWDTR)

 掉電喚醒復位(PDRST)

 軟體復位(SRST)

 MPU 錯誤復位(MPUR)

 RAM 奇偶校驗復位(RAMPR)

 RAMECC 復位(RAMECCR)

 時鐘異常復位(CKFER)

 外部高速振盪器異常停振復位(XTALER)

1.4.4 時鐘控制(CMU)

時鐘控制單元提供了一系列頻率的時鐘功能,包括:一個外部高速振盪器,一個外部低速振盪器,兩個 PLL 時鐘,一個內部高速振盪器,一個內部中速振盪器,一個內部低速振盪器,一個 SWDT 專用內部低速振盪器,時鐘預分頻器,時鐘多路複用和時鐘門控電路。時鐘控制單元還提供時鐘頻率測量功能(FCM)。時鐘頻率測量電路使用測定基準時鐘對測定物件時鐘進行監視測定。在超出設定範圍時發生中斷或者復位。AHB、APB 和 Cortex-M4 時鐘都源自系統時鐘,系統時鐘的源可選擇 6 個時鐘源:

1) 外部高速振盪器(XTAL)

2) 外部低速振盪器(XTAL32)

3) MPLL 時鐘(MPLL)

4) 內部高速振盪器(HRC)

5) 內部中速振盪器(MRC)

6) 內部低速振盪器(LRC)

系統時鐘的執行時鐘頻率可以達到 200MHz。SWDT 有獨立的時鐘源:SWDT 專用內部低速振盪器(SWDTLRC)。實時時鐘(RTC)使用外部低速振盪器或者內部低速振盪器作為時鐘源。USB-FS 的 48MHz 時鐘,I2S 通訊時鐘可以選擇系統時鐘,MPLL,UPLL 作為時鐘源。對於每一個時鐘源,在未使用時都可以單獨開啟和關閉,以降低功耗。

1.4.5 電源控制(PWC)

電源控制器用來控制晶片的多個電源域在多個執行模式和低功耗模式下的電源供給、切換、檢測。電源控制器由功耗控制邏輯(PWC)、電源電壓檢測單元(PVD)構成。晶片的工作電壓(VCC)為 1.8V 到 3.6V。電壓調節器(LDO)為 VDD 域和 VDDR 域供電,VDDR 電壓調壓器(RLDO)在掉電模式時為 VDDR 域供電。晶片通過功耗控制邏輯(PWC)提供了超高速、高速、超低速三種執行模式,睡眠、停止和掉電等三種低功耗模式。電源電壓檢測單元(PVD)提供了上電覆位(POR)、掉電覆位(PDR)、欠壓復位(BOR)、可程式設計電壓檢測 1(PVD1)、可程式設計電壓檢測 2(PVD2)等功能,其中 POR、PDR、BOR 通過檢測 VCC 電壓,控制晶片復位動作。PVD1 通過檢測 VCC 電壓,根據暫存器設定使晶片產生復位或者中斷。PVD2 通過檢測 VCC 電壓或者外部輸入檢測電壓,根據暫存器選擇產生復位或者中斷。VDDR 區域在晶片進入掉電模式後可以通過 RLDO 維持電源,保證實時時鐘模組(RTC)、

喚醒定時器(WKTM)能夠繼續動作,保持 4KB 的低功耗 SRAM(Ret-SRAM)的資料。模擬模組配備了專用供電引腳,提高了模擬效能。

1.4.6 初始化配置(ICG)

晶片復位解除後,硬體電路會讀取 FLASH 地址 0x00000400H~0x0000041FH(其0x00000408~0x0000041F 為預留功能地址,該 24byte 地址需要使用者設定全 1 以確保證晶片動作正常)把資料載入到初始化配置暫存器,使用者需要程式設計或擦除 FLASH 扇區 0 來修改初始化配置暫存器。