本文由德力威爾王術平原創，轉載、引用請註明出處，否則侵權。

摘要

軟硬體開發必備參考文件：本文詳細的闡述了I2C 匯流排在標準模式、快速模式、快速增強模式、高速模式、超快速模式下的電氣特徵和傳輸時序。

六. I/O級和匯流排線路的電氣規格和時序

6.1 標準、快速和快速增強模式裝置

6.1.1 I/O口電氣特徵

I/O電平、I/O電流、尖峰抑制、輸出斜率控制和引腳電容如圖1-62所示。I2C匯流排時序特性、匯流排電容和噪聲容限也在圖1-62中給出。

1-62  標準、快速和快速增強模式SDA、SCL的I/O口電氣特徵

備註：

[1]     一些傳統標準模式器件的固定輸入電平為VIL = 1.5 V，VIH = 3.0 V，請參考器件資料手冊。

[2]     最大VIH = VDD(最大)+ 0.5 V或5.5 V，以較小者為準。參見元件資料表。

[3]     相同的RC時間常數， 3.0 V VDD供電，驅動電流為3 mA，而使用< 2 V VDD時消耗的電流更小。

[4]     為了在400 kHz下驅動全匯流排負載，0.6 V VOL下需要6 mA IOL，不符合此規格的器件仍可工作，但在400 kHz和400 pF下則不行。

[5]     實際SDA和SCL匯流排的tof最大為300 ns，本表規定tof額定最大為250 ns，這是為在SDA/SCL引腳之間串聯保護電阻(rs )留的餘量。

[6]     必須向後相容快速模式。

[7]     在快速增強模式中，輸出級和匯流排時序的下降時間相同。如果使用串聯電阻，設計人員在考慮匯流排時序時應考慮到這一點。

[8]     SDA和SCL輸入上的輸入濾波器抑制小於50 ns的噪聲尖峰。

[9]     如果VDD關閉，快速模式和快速模式增強器件的I/O引腳不得阻礙SDA和SCL線。

[10]   多路複用器和開關等專用器件可能會超過此電容，因為它們將多條路徑連線在一起。

6.1.2 總線上電氣特徵 

標準、快速和快速增強模式I2C匯流排裝置的SDA和SCL匯流排特性，在圖1-63給出。圖中的電平值均參考圖1-62中的相關引數。

圖1-63  標準、快速和快速增強模式SCL、SDA總線上電氣特徵

備註：

[1]     tHD;DAT是從SCL下降沿開始測量的資料保持時間，適用於傳輸和應答中的資料。

[2]     確保在SDA進入0.3VDD至0.7 VDD的不確定範圍之前，SCL在下降沿降至0.3 VDD以下。

[3]     最大tHD;DAT對於標準模式和快速模式，可以是3.45 μs和0.9 μs，但必須小於tVD的最大值；tHDDAT或tVD通過轉換時間確認。只有當器件不延長SCL訊號的低電平週期(tLOW)時，才能滿足該最大值。如果時鐘延長了SCL，在釋放時鐘之前，資料必須在建立時間之前有效。

[4]     快速模式的I2C匯流排裝置可以用在標準模式的I2C匯流排系統中，但是要求tSU;DAT必須滿足250 ns。如果該裝置不延長SCL訊號的低電平週期，這將自動成為這種情況。如果這種器件延長了SCL訊號的低電平週期，它必須將下一個資料位輸出到SDA線tr(max)+Tsu;DAT=1000 + 250 = 1250 ns(根據標準模式I2C匯流排規範)。此外，應答時序必須符合該建立時間。

[5]     如果與高速模式器件混合，最快的下降沿時間參考圖1-62引數。

[6]     SDA和SCL匯流排的最大tf指定為300 ns。SDA輸出級tf的最大下降時間規定為250 ns。這允許在SDA和SCL引腳與SDA/SCL匯流排之間連線串聯保護電阻，而不會超過最大額定tf。

[7]     在快速模式Plus中，輸出級和匯流排時序的下降時間相同。如果使用串聯電阻，設計人員在考慮匯流排時序時應考慮到這一點。

[8]     必須向後相容快速模式。

[9]     根據應用的實際工作電壓和頻率，允許的最大匯流排電容可能不同於該值。後面章節討論應對較高匯流排電容的技術。

6.1.3 匯流排時序定義

圖1-64 顯示了I2C匯流排的時序定義。

圖1-64  標準、快速和快速增強模式I2C匯流排時序

6.2 高速模式裝置

6.2.1 I/O口電氣特徵

I2C匯流排高速模式器件的I/O電平、I/O電流、尖峰抑制、輸出斜率控制和引腳電容在圖1-65中給出。匯流排線路上高電平和低電平的噪聲容限與F/S模式I2C匯流排裝置的規定相同。

圖1-65  高速模式I/O口電氣特徵

備註：

[1]  使用不符合預期I2C匯流排系統電平的非標準電源電壓的裝置必須將其輸入電平與上拉電阻Rp所連線的VDD電壓相關聯。

[2]  提供SDA與SDAH、SCL與SCLH互轉的電平轉換的器件必須能夠承受5.5 V的最大輸入電壓。

[3]  對於100 pF至400 pF的容性匯流排負載，上升和下降時間值必須進行線性插值。

[4]  如果其電源電壓已經關閉，高速模式目標裝置的SDAH和SCLH  I/O級必須具有懸浮輸出。由於電流源輸出電路通常有一個VDD箝位二極體，因此這一要求對於Hs模式主機器件的SCLH或SDAH  I/O級不是強制性的。這意味著Hs模式主機裝置的電源電壓無法在不影響SDAH和SCLH線的情況下關閉。

[5] 多路複用器和開關等專用器件可能會超過此電容，因為它們將多條路徑連線在一起。

6.2.2 總線上電氣特徵

圖1-66 顯示高速模式總線上電氣特徵[1]。

圖1-66  高速模式I2C匯流排電氣特徵

備註：

[1]  所有數值均參考VIH(最小)和VIL(最大)水平(參見圖1-65)。

[2]  對於100 pF和400 pF之間的匯流排負載Cb，時序引數必須進行線性插值。

[3]  裝置必須在內部提供資料保持時間，以橋接SCLH訊號下降沿的VIH和VIL之間的未定義部分。對於SCLH訊號的下降沿，閾值儘可能低的輸入電路可以最大限度地縮短保持時間。

6.2.3 匯流排時序定義

圖1-67  是高速模式I2C匯流排時序定義：

圖1-67  高速模式I2C匯流排時序定義

6.3 超快速模式器件

6.3.1 I/O口電氣特徵

I/O電平、I/O電流、尖峰抑制、輸出斜率控制和引腳電容如圖1-68所示。

圖1-68   超快速模式I/O口電氣特徵

備註：

[1]     有關實際電平閾值，請參考器件資料手冊。

[2]     最大VIH = VDD(最大)+ 0.5 V或5.5 V，以較低者為準。參見元件資料表。

[3]     多路複用器和開關等專用器件可能會超過此電容，因為它們將多條路徑連線在一起。

[4]     USDA和USCL從機上的輸入濾波器抑制小於10 ns的噪聲尖峰。

6.3.2 總線上電氣特徵

圖1-69 顯示超快速模式總線上電氣特徵。

圖1-69超快速模式I2C總線上電氣特徵。

備註：

[1]     tVD;DAT ：在USCL變為低電平時，USDA輸出電平有效的最小時間

[2]     從30 %VDD到70 %VDD（上升時間）或從70 %VDD到30 %VDD(下降時間)，UFm訊號的典型上升時間或下降時間為25 ns。

6.3.3 匯流排時序定義

圖1-70是超快速模式匯流排時序定義：

圖1-70  超快速模式I2C匯流排時序定義

未完待續，請繼續關注《徹底搞懂IIC匯流排（7）I2C匯流排電氣連線》。

本文由德力威爾王術平原創；轉載、引用請註明出處，否則侵權。

本文參考資料：

①https://www.nxp.com/docs/en/user-guide/UM10204.pdf。

②https://www.nxp.com/docs/en/application-note/AN10216.pdf。

③https://www.i2c-bus.org。