AM3358核心板@德力威爾PCB培訓8層板例項

摘要

 本文為德力威爾電子工程師培訓中心PCB培訓內部核心資料，詳細介紹了1Ghz主頻ARM Cortex_A8微處理器AM3358核心板，8層PCB堆疊設計和PCB阻抗模擬；包含了PCB制板要求、PCB關鍵引數、PCB板材選擇、PCB板層堆疊、PCB阻抗模擬、PCB走線阻抗約束、PCB阻抗測試報告等乾貨內容，是不可多得的學習PCB設計的參考技術資料，趕快收藏。

AM3358核心板頂層@德力威爾PCB培訓8層板例項

一、PCB制板要求

1、板名：AM3358 核心板。

2、板厚：1.2mm±10%。

3、板材：FR4、高TG（IT180）。

4、銅厚：內層、外層均1OZ。

5、表面處理：有鉛，焊盤沉金。

6、阻焊層：綠油。

7、字元漆：白色。

8、過孔處理：過孔塞油。

二、PCB關鍵引數

1、ARM Cortex_A8處理器 AM3358，主頻1GHz，DDR3記憶體，8層通孔板設計。

2、BGA 焊盤直徑：Φ0.40m。

3、BGA 扇出最小線寬/間距：0.1016mm/0.1016mm。

4、PTH過孔最小尺寸：Φ0.2mm/Φ0.4mm（無盲埋孔）。

5、層數：8層。

6、疊層順序：S1->G1->P1->S2（P2）->G2->S3 ->G3->S4。

三、PCB堆疊方案

8層板堆疊方案@德力威爾PCB培訓例項

本堆疊一共為8層銅皮，採用3個CORE（芯板）加4個PP（半固化片）疊加，內外層銅厚均為1OZ，總厚度為1.2mm+-0.1mm。

疊層順序為S1->G1->P1->S2（P2）->G2->S3 ->G3->S4；第一層為訊號S1，第二層為參考地G1，第三層為參考電源P1，第四層為訊號S2或用作電源P2，第五層為參考地G2，第六層為訊號S3，第七層為參考地G3，第八層為訊號S4。

四、PCB阻抗模擬

1、L1/L8（L2/L7）單端50歐姆阻抗模擬：

第1、8層50歐姆阻抗模擬@德力威爾PCB培訓例項

2、L1/L8（L2/L7）差分90歐姆阻抗模擬：

第1、8層90歐姆阻抗模擬@德力威爾PCB培訓例項

3、L1/L8（L2/L7）差分100歐姆阻抗模擬：

第1、8層100歐姆阻抗模擬@德力威爾PCB培訓例項

4、L4/L6（L3&L5/L5&L7）單端50歐姆阻抗模擬：

第4、6層50歐姆阻抗模擬@德力威爾PCB培訓例項

5、L4/L6（L3&L5/L5&L7）差分90歐姆阻抗模擬：

第4、6層90歐姆阻抗模擬@德力威爾PCB培訓例項

6、L4/L6（L3&L5/L5&L7）差分100歐姆阻抗模擬：

第4、6層100歐姆阻抗模擬@德力威爾PCB培訓例項

五、PCB走線阻抗約束規則

PCB走線阻抗約束規則@德力威爾PCB培訓例項

六、關於阻抗測試報告

以上PCB堆疊設計與阻抗模擬為德力威爾電子工程師培訓中心內部設計方案，PCB制板廠商可根據我中心設計方案，結合自身的生產工藝和板材引數進行微調，但微調結果必須經我中心同意後方可生產。生產後必須進行阻抗測試，並交付阻抗測試報告。

AM3358核心板底層@德力威爾PCB培訓8層板例項

更多PCB培訓、PCB設計培訓、電路板培訓以及學習PCB設計的技術資料，請參考德力威爾王術平的其他技術博文或者登陸德力威爾電子工程師培訓中心官方網站下載。

作者簡介：德力威爾王術平，嵌入式軟硬體全能設計工程師，應用電子技術獨立研究員，應用電子技術授課講師，德力威爾電子工程師培訓學校創始人。

本文由德力威爾王術平原創，歡迎點贊、收藏及轉發；嚴禁搬運、抄襲及轉載；全網維權。