JK觸發器和D觸發器功能最完善，JK最最完善；故JK和D觸發器常見，而RS是所有觸發器的基本構成，存在於內部結構。

1.D鎖存器

動作特點：

CP=1，Q隨輸入D改變而改變（輸入輸出關係似乎透明的，又叫透明鎖存器）

CP=0，Q狀態被鎖存（控制訊號從1到0轉變時刻，即下降沿，輸入D的狀態）

$Q_{n+1}=S+\overline{R}Q_{n}=J\overline{Q_{n}}+\overline{KQ_{n}}·Q_{n}=J\overline{Q_{n}}+\overline{K}Q_{n}$

（甚至是不存在的）

 設$Q_n=0$，若$JK=11$，則$CP=1$時，由JK觸發器狀態方程，$Q_{n+1}=1$

若$CP$回到0速度太慢（JK鎖存器$CP=1$脈衝寬度>翻轉所需要的閘電路延時），$Q_{n+1}$將繼續翻轉

設每個閘電路延時tpd，從CP到Q和Q非要經過3級閘電路，為保證觸發器正常翻轉，時鐘脈衝寬度>=3tpd，為避免再次翻轉，CP脈衝寬度不能>3tpd

所以只有RS鎖存器和D鎖存器

2.主從觸發器（提高工作穩定性）

主從RS觸發器

兩個同步RS觸發器串聯：主觸發器（公共時鐘）+從觸發器（公共時鐘反相）

CP=1，主觸發器：取樣狀態（根據輸入SR狀態改變），從觸發器：時鐘狀態為0，不變

CP=1→0（下降沿），主觸發器：保持狀態，從觸發器：取樣狀態（主觸發器輸出Q‘傳遞到整個觸發器輸出Q）

CP=0，保持上述輸出Q

CP=0→1（上升沿），從觸發器：保持狀態

動作特點：每個CP脈衝期間，輸出值變化1次，發生在CP下降沿

【主從觸發器】需等到CP脈衝下降沿才輸出（輸出延時） 

在CP=1期間激勵取樣，且觸發器輸出不完全取決於CP脈衝下降沿時刻的激勵輸入，

而同整個CP=1期間激勵訊號有關

 觸發器原狀態為Q=1，第一個CP=1期間，先SR=10，後SR=01，雖然CP下降沿輸入SR=00，但主觸發器狀態改變導致第一個脈衝下降沿後觸發器輸出改變

主從JK觸發器

 （和RS的不同在於，輸出交叉反饋到激勵輸入）

工作方式同主從RS：CP=1取樣激勵輸入，CP=0將主觸發器輸出輸送至整個觸發器輸出

一個CP脈衝週期內輸出同樣只改變一次！同樣最後輸出狀態需根據激勵輸入在CP=1期間情況決定

下面是一個干擾的栗子

 由於抗干擾能力弱，邊沿觸發器正逐漸替代主從觸發器

3.邊沿觸發器（提高工作穩定性）

①維持-阻塞觸發器

②基於閘電路延時特性構成邊沿觸發器

③主從結構邊沿觸發器

4.邊沿觸發器動態特性

①維持-阻塞型

②閘電路延時型

③主從型