編輯 ~/.ctags， 添加以下代碼：
--exclude=.SOS
--exclude=.git
--exclude=nobackup
--exclude=nobkp
--exclude=results
--exclude=*.log

--langdef=SystemVerilog
--langmap=SystemVerilog:.sv.v.svh.tv.vg.vinc

--regex-SystemVerilog=/^\s*(\b(static|local|virtual|protected)\b)*\s*\bclass\b\s*(\b\w+\b)/\3/c,class/
--regex-SystemVerilog=/^\s*(\b(static|local|virtual|protected)\b)*\s*\btask\b\s*(\b(static|automatic)\b)*\s*(\w+::)*\s*(\b\w+\b)/\6/t,task/
--regex-SystemVerilog=/^\s*(\b(static|local|virtual|protected)\b)*\s*\bfunction\b\s*(\b(\w+)\b)*\s*(\w+::)*\s*(\b\w+\b)/\6/f,function/

--regex-SystemVerilog=/^\s*\bmodule\b\s*(\b\w+\b)/\1/m,module/
--regex-SystemVerilog=/^\s*\bprogram\b\s*(\b\w+\b)/\1/p,program/
--regex-SystemVerilog=/^\s*\binterface\b\s*(\b\w+\b)/\1/i,interface/
--regex-SystemVerilog=/^\s*\btypedef\b\s+.*\s+(\b\w+\b)\s*;/\1/e,typedef/
--regex-SystemVerilog=/^\s*`define\b\s*(\w+)/`\1/d,define/
--regex-SystemVerilog=/}\s*(\b\w+\b)\s*;/\1/e,typedef/

--regex-SystemVerilog=/^\s*(\b(static|local|private|rand)\b)*\s*(\b(shortint|int|longint)\b)\s*(\bunsigned\b)?(\s*\[.+\])*\s*(\b\w+\b)/\7/v,variable/
--regex-SystemVerilog=/^\s*(\b(static|local|private|rand)\b)*\s*(\b(byte|bit|logic|reg|integer|time)\b)(\s*\[.+\])*\s*(\b\w+\b)/\6/v,variable/
--regex-SystemVerilog=/^\s*(\b(static|local|private)\b)*\s*(\b(real|shortreal|chandle|string|event)\b)(\s*\[.+\])*\s*(\b\w+\b)/\6/v,variable/
--regex-SystemVerilog=/(\b(input|output|inout)\b)?\s*(\[.+\])*\s*(\b(wire|reg|logic)\b)\s*(\[.+\])*\s*(#(\(.+\)|\S+)\))?\s*(\b\w+\b)/\9/v,variable/
--regex-SystemVerilog=/(\b(parameter|localparam)\b).+(\b\w+\b)\s*=/\3/a,parameter/

--SystemVerilog-kinds=+ctfmpied

--languages=SystemVerilog,C,C++,HTML,Lisp,Make,Perl,Python,Sh
然後就可以運行 ctags 產生 TAGS 文件： ctags -Re --languages=SystemVerilog -f my.tags /path/to/your/source/code
之後配置 VIM， 使 VIM 能讀到已經產生的 TAGS 文件:
以後在 VIM 中打開代碼時，就可以通過 CTRL-] 跳轉到當前光標處的變量/函數等的定義位置。
在module和endmodule間跳轉
在 VIM 中，可以通過 % 在匹配的 ( 與 ) ，{ 與 } ， [ 與 ] 間跳轉。增加以下配置後，可以實現在 module 與 endmodule，task 與 endtask等之間跳轉。
runtime! macros/matchit.vim
if exists(‘loaded_matchit‘)
let b:match_ignorecase=0
let b:match_words=
\ ‘\<begin\>:\<end\>,‘ .
\ ‘\<if\>:\<else\>,‘ .
\ ‘\<module\>:\<endmodule\>,‘ .
\ ‘\<class\>:\<endclass\>,‘ .
\ ‘\<program\>:\<endprogram\>,‘ .
\ ‘\<clocking\>:\<endclocking\>,‘ .
\ ‘\<property\>:\<endproperty\>,‘ .
\ ‘\<sequence\>:\<endsequence\>,‘ .
\ ‘\<package\>:\<endpackage\>,‘ .
\ ‘\<covergroup\>:\<endgroup\>,‘ .
\ ‘\<primitive\>:\<endprimitive\>,‘ .
\ ‘\<specify\>:\<endspecify\>,‘ .
\ ‘\<generate\>:\<endgenerate\>,‘ .
\ ‘\<interface\>:\<endinterface\>,‘ .
\ ‘\<function\>:\<endfunction\>,‘ .
\ ‘\<task\>:\<endtask\>,‘ .
\ ‘\<case\>\|\<casex\>\|\<casez\>:\<endcase\>,‘ .
\ ‘\<fork\>:\<join\>\|\<join_any\>\|\<join_none\>,‘ .
\ ‘`ifdef\>:`else\>:`endif\>,‘
endif

svtag supported by ctags