近日遇一3.3V轉1.8V需求，起先使用電平轉換芯片，然網絡充斥各種電平轉換芯片的天坑實例，因涉及核心功能，遂對主流的電平轉換芯片做了篩選，整理總結，以備後用。

　　使用電平轉換芯片案列。

　　1，MAX13013，用作PPS的電平轉換，1.8V~3.0V，實際測試效果慘不忍睹，具體波形無，大致描述如：開始的上升沿OK，1ms的脈寬不斷震蕩，頻率未知，pp值可能1V，均值能到3V，印象中如此，未確認。評估不可能能用。此為失敗案列。最終采用比較器方案實現PPS輸出。

　　通過PPS源端串接電阻，將上升時間拉長至100ns+，方可正常工作。但是，請記住，MAX13013的data rate標註為100MHz，one-shot。

　　2，TXB0108，串口電平轉換，應用成功。

　　3，MAX3375，串口電平轉換，應用成功。

　　總結：電平轉換芯片只在低速信號上應用成功，在高上升沿數據上未能驗證，且有一失敗案列。

　　說說最近兩天的選型心得。

　　Maxim，即使MAX13013的前車之鑒就在眼前,可是好像也沒有相關的資源信息了。使用MAX13055，8bit，100M data rate。物料也采購了，在核實原理圖時，發現：不推薦上下拉信號。但是實際I2C與JTAG必然存在上下拉的情況，關鍵是one-shot的架構，確實讓人望而卻步，遂終止。不過貌似maxim家都是one shot加速。

　　TI，LSF0108，明確了既可以OD也可以push-pull，data rate 100MHz，Application包括GPIO，I2C，UART，SDIO，SDIO，理論上十幾兆的信號肯定得沒問題，而且結構為switch結構，不再是one-shot了，但是其實心裏還是在打鼓。然而最終還是因為他的Application而選擇了他，一切隨緣吧。另做一套單向JTAG備選方案，因為JTAG確實不允許出任何差錯。

　　Ti還有TXB0108，不過網上查到JTAG相關應用案列慘不忍睹，遂放棄。

　　Unidirection器件選型：主要是TI或者Nexperia。邏輯器件，很成熟，歷史悠久系列並一直傳承發展下來。常用的LVC,AVC系列。

　　此處的選型就不一一贅述了。

　　電阻分壓方案詳解。

　　3.3V轉1.8V，想直接通過180R+150R的方式實現，已有成功案列。

　　USB3318的CLK_OUT，CPU輸出3.0V，電阻分壓1.8V，電阻組合為180R+120R，實測波形如下。

　　3.0V，13MHz方波

　　1.8V 13MHz方便

　　直觀上判斷上升沿未有變化，100歐姆級別電阻分壓在10MHz級別的頻率下可行。

　　理論值上升時間增加為：假設負載電容為10pF。上升時間增加2.2RC=2.2X180X10X10e-12=4ns.

　　最初使用的1.8K+1.2K的組合是不生效的，pp值非常低，按照三角波的定義，設計上升時間為15ns~20ns，則需要串接電阻放大4~5倍。因受到實際電阻種類限制，電阻組合為880歐姆+390歐姆。理論增加上升時間19.5ns，實際測試波形如下。

　　CPU輸出波形：

　　理論上在880歐姆前端輸入的波形應該是很好的方波才對，此處留一疑問。上升時間約為20ns，那麽，負載端的10pF是不是設定得太巧了呢。

　　再縮小一些：

　　分壓後的電壓

　　大約為0.94V。與理論計算的結果一致，上升時間約為20ns。

　　放大一點：

　　基本上串接電阻對波形的影響與理論計算的結果是契合的。那麽傳輸線的特征阻抗呢。

　　我是否能猜測當串接電阻大於傳輸線阻抗時，串接電阻為主要影響，串接電阻小於傳輸線阻抗時，傳輸線特征阻抗為主要影響。

　　此處可能需要結合信號完整性分析的部分章節去做驗證。

　　摘自信號完整性第九章，有損線，上升邊退化和材料特性。

　　50ps的信號經過FR4上36in，50Ω的trace之後，上升沿基本上退化到1ns。所以，對於上升沿大於1ns的信號，基本上可以忽略特征阻抗對上升沿的影響。

　　具體如何計算上升邊沿損耗，涉及內容較多，尚待進一步研究。

　　假設源端串接22歐姆電阻，上升時間會增加0.5ns，對於100MHz以下的信號來說，可以忽略不計。

電平轉換方法