電子設備的電子信號和處理器的頻率不斷提升，電子系統已是一個包含多種元器件和許多分系統的復雜設備。高密和高速會令系統的輻射加重，而低壓和高靈敏度 會使系統的抗擾度降低。

　　因此，電磁幹擾（EMI）實在是威脅著電子設備的安全性、可靠性和穩定性。我們在設計電子產品時，PCB板的設計對解決EMI問題至關重要。

　　本文主要講解PCB設計時要註意的地方，從而減低PCB板中的電磁幹擾問題。

　　電磁幹擾（EMI）的定義

　　電磁幹擾（EMI，Electro MagneTIc Interference），可分為輻射和傳導幹擾。輻射幹擾就是幹擾源以空間作為媒體把其信號幹擾到另一電網絡。而傳導幹擾就是以導電介質作為媒體把一 個電網絡上的信號幹擾到另一電網絡。在高速系統設計中，集成電路引腳、高頻信號線和各類接插頭都是PCB板設計中常見的輻射幹擾源，它們散發的電磁波就是 電磁幹擾（EMI），自身和其他系統都會因此影響正常工作。

　　針對電磁幹擾（EMI）的PCB板設計技巧

　　現今PCB板設計技巧中有不少解決EMI問題的方案，例如：EMI抑制塗層、合適的EMI抑制零件和EMI仿真設計等。現在簡單講解一下這些技巧。

　　1、共模EMI幹擾源（如在電源匯流排形成的瞬態電壓在去耦路徑的電感兩端形成的電壓降）

　　在電源層用低數值的電感，電感所合成的瞬態信號就會減少，共模EMI從而減少。

　　減少電源層到IC電源引腳連線的長度。

　　使用3－6 mil的PCB層間距和FR4介電材料。

　　2、電磁屏蔽

　　盡量把信號走線放在同一PCB層，而且要接近電源層或接地層。

　　電源層要盡量靠近接地層

　　3、零件的布局 （布局的不同都會影響到電路的幹擾和抗幹擾能力）

　　根據電路中不同的功能進行分塊處理（例如解調電路、高頻放大電路及混頻電路等） ，在這個過程中把強和弱的電信號分開，數字和模擬信號電路都要分開

　　各部分電路的濾波網絡必須就近連接，這樣不僅可以減小輻，這樣可以提高電路的抗幹擾能力和減少被幹擾的機會。

　　易受幹擾的零件在布局時應盡量避開幹擾源，例如數據處理板上CPU的幹擾等。

　　4、布線的考慮（不合理的布線會造成信號線之間的交叉幹擾）

　　不能有走線貼近PCB板的邊框，以免於制作時造成斷線。

　　電源線要寬，環路電阻便會因而減少。

　　信號線盡可能短，並且減少過孔數目。

　　拐角的布線不可以用直角方法，應以135°角為佳。

　　數字電路與模擬電路應以地線隔離，數字地線與模擬地線都要分離，最後接電源地。

　　減少電磁幹擾是PCB板設計重要的一環，只要在設計時多往這一邊想自然在產品測驗如EMC測驗中便會更易合格

4個設計絕招教你減少PCB板電磁幹擾