Verilog - ABS程式碼重構

阿新 • • 發佈：2018-11-10

https://mp.weixin.qq.com/s/-KUviTzO3Hdir_mI57L24g

從形式和語義兩個層面，來扣一下ABS這段程式碼。目的在於：在不降低通用性、不增加複雜度的情況下，提升可讀性。

module ABS
#(
    parameter    DATA_WIDTH = 8
)
(
    input        [DATA_WIDTH-1:0]            din,
    output reg   [DATA_WIDTH-1:0]            dout
);

always 
 @(*) begin
    if (din[DATA_WIDTH-1] == 1'b1) begin // negative data
          if (din[DATA_WIDTH-2:0] == {(DATA_WIDTH-1){1'b0}}) begin // Max
                dout = {1'b0,{(DATA_WIDTH-1){1'b1}}};
          end
          else begin
               dout  = {1'b0,((~din[DATA_WIDTH-2:0])+1'b1)};
          end
    end 

    else begin
          dout = din;
    end
end

endmodule

1. 從形式上，DATA_WIDTH這個命名太長，作為module parameter提供詳細語義無可厚非。但在module實現中使用這麼長的名字，並且多次出現，則程式碼稍顯冗長。可以使用localparam來縮短長度。

module ABS
#( 
    parameter    DATA_WIDTH = 8
)
(
    input        [DATA_WIDTH-1 
:0]            din,
    output reg   [DATA_WIDTH-1:0]            dout
);

localparam W   = DATA_WIDTH; 
localparam MSB = DATA_WIDTH - 1;

always @(*) begin
    if (din[MSB] == 1'b1) begin // negative data
            if (din[W-2:0] == { (W-1){1'b0} }) begin // Max 
                dout = {1'b0,{(W-1){1'b1}}};
            end
            else begin
                dout  = {1'b0,((~din[W-2:0])+1'b1)};
            end
    end
    else begin
            dout = din;
    end
end

endmodule

2. 形式上，實現中2次用到了W-1做bit-replicate與din對比，2次用到了W-2對din做part-select，1次使用W-1對din做bit-select(已經替換為MSB)。能否對這些重複出現的程式碼，增加一個別名？

module ABS
#( 
    parameter    DATA_WIDTH = 8
)
(
    input        [DATA_WIDTH-1:0]            din,
    output reg   [DATA_WIDTH-1:0]            dout
);

localparam W   = DATA_WIDTH; 
localparam MSB = DATA_WIDTH - 1;

wire         din_sign  = din[MSB];
wire [W-2:0] din_data  = din[W-2:0];
wire [W-2:0] pad0      = { (W-1){1'b0} };
wire [W-2:0] pad1      = { (W-1){1'b1} };

always @(*) begin
    if (din_sign == 1'b1) begin // negative data
            if (din_data == pad0) begin // Max 
                dout = {1'b0, pad1};
            end
            else begin
                dout  = {1'b0,((~din_data)+1'b1)};
            end
    end
    else begin
            dout = din;
    end
end

endmodule

3. 從語義上，把din_data與pad0比較，等價於直接與0比較，則可以簡化：

module ABS
#( 
    parameter    DATA_WIDTH = 8
)
(
    input        [DATA_WIDTH-1:0]            din,
    output reg   [DATA_WIDTH-1:0]            dout
);

localparam W   = DATA_WIDTH; 
localparam MSB = DATA_WIDTH - 1;

wire         din_sign  = din[MSB];
wire [W-2:0] din_data  = din[W-2:0];
wire [W-2:0] pad1      = { (W-1){1'b1} };

always @(*) begin
    if (din_sign == 1'b1) begin // negative data
            if (din_data == 0) begin // Max 
                dout = {1'b0, pad1};
            end
            else begin
                dout  = {1'b0,((~din_data)+1'b1)};
            end
    end
    else begin
            dout = din;
    end
end

endmodule

4. 語義上，如果-128的絕對值取127，則直接對din取反即可。

module ABS
#( 
    parameter    DATA_WIDTH = 8
)
(
    input        [DATA_WIDTH-1:0]            din,
    output reg   [DATA_WIDTH-1:0]            dout
);

localparam W   = DATA_WIDTH; 
localparam MSB = DATA_WIDTH - 1;

wire         din_sign  = din[MSB];
wire [W-2:0] din_data  = din[W-2:0];
wire [W-2:0] pad1      = { (W-1){1'b1} };

always @(*) begin
    if (din_sign == 1'b1) begin // negative data
            if (din_data == 0) begin // Max 
                dout = ~din;
            end
            else begin
                dout  = {1'b0,((~din_data)+1'b1)};
            end
    end
    else begin
            dout = din;
    end
end

endmodule

5. 語義上，對非-128的負數取反，直接把din全部參與運算即可，無需使用concat操作。同時可以省略pad1。

module ABS
#( 
    parameter    DATA_WIDTH = 8
)
(
    input        [DATA_WIDTH-1:0]            din,
    output reg   [DATA_WIDTH-1:0]            dout
);

localparam W   = DATA_WIDTH; 
localparam MSB = DATA_WIDTH - 1;

wire         din_sign  = din[MSB];
wire [W-2:0] din_data  = din[W-2:0];

always @(*) begin
    if (din_sign == 1'b1) begin // negative data
            if (din_data == 0) begin // Max 
                dout = ~din;
            end
            else begin
                dout  = ~din + 1;
            end
    end
    else begin
            dout = din;
    end
end

endmodule

6. 形式上，module的實現中已經沒有對parameter的使用。localparam MSB只被使用了一次。可以取消，直接使用W即可。甚至W也可以去掉，但保留也沒有大礙，畢竟多次使用。

module ABS
#( 
    parameter    DATA_WIDTH = 8
)
(
    input        [DATA_WIDTH-1:0]            din,
    output reg   [DATA_WIDTH-1:0]            dout
);

localparam W   = DATA_WIDTH; 

wire         din_sign  = din[W-1];
wire [W-2:0] din_data  = din[W-2:0];

always @(*) begin
    if (din_sign == 1'b1) begin // negative data
            if (din_data == 0) begin // Max 
                dout = ~din;
            end
            else begin
                dout  = ~din + 1;
            end
    end
    else begin
            dout = din;
    end
end

endmodule

7. ABS模組實現上，這裡對-128的處理，只是一種方式。可以看到這種方式增加複雜度的同時，降低了模組的通用性。這個策略需要在具體專案中做選擇。這裡不做過多討論。

Verilog - ABS程式碼重構

https://mp.weixin.qq.com/s/-KUviTzO3Hdir_mI57L24g 從形式和語義兩個層面，來扣一下ABS這段程式碼。目的在於：在不降低通用性、不增加複雜度的情況下，提升可讀性。 module A

程式碼重構問題

重構一直都是一個熱門話題，初識時，對它的概念也模糊不清。今天總算是熟悉一點了。所以決定把它說明一下有關的概念和需要注意的地方。重構指的是在不改變程式碼外部行為的前提下進行原始碼修改，重構需要注意的是保證外部行為的不改變

Verilog RTL 程式碼設計新手上路（學生實驗1--4）

學生實驗做一個4選1的mux，並且進行波形模擬和2選1的mux對比，觀察資源消耗的變化實驗程式碼設計如下： module mux( IN0 , IN1 , IN2 , IN3 , SEL0 , SEL1 , OUT ); parameter WL = 16; input [WL-1

使用java8的StreamAPI對集合計算進行程式碼重構

方法: 查詢出所有部門成員中年齡大於30的員工姓名部門物件: 員工物件: 模擬資料: private static List<Dept> list=new ArrayList<Dept>(); pr

FPGA 之 python 編寫FPGA程式碼，pyverilog寫verilog的程式碼

http://www.cnblogs.com/YanRuoChuanFPGA/p/9336823.html 一、簡要說明 python是很好用的一門語言，功能也越來越強大。慢慢的，它的觸角也伸到了FPGA上，最近有傳言PYNQ，我先呵呵

談談程式碼重構

有時候，當一個重要的專案進展不順利時，就有了重新開始的願望。有時這來自管理層，但通常來自開發人員自己。他們說，如果他們只有第二次機會，並且可以重新開始，那麼他們可以建立正確的系統。

記錄安全掃描後進行的程式碼重構各類問題以及處理辦法

專案因為是政府的專案，需要對程式碼進行安全掃描，花了點時間對程式碼進行重構，所以對問題做下記錄，大家有更好的解決辦法歡迎指出，會隨時進行補充問題 1、Either log or rethrow this exception.（日誌或重新丟擲此異常。）處理方式：在catch中加上列印日

Verilog RTL 程式碼設計新手上路(學生實驗4--11)

學生實驗把加法器的輸出訊號改成4位元位寬，編譯，波形模擬。觀察輸出結果，說出輸出和輸入的對應關係。把加法器的輸入訊號改成8位元位寬，編譯，波形模擬。觀察加法器的輸出延遲，和4位元輸入位寬的情況對比，你有什麼結論，為什麼？ 4位元位寬實驗程式碼如下： module unadd4_4( IN

程式碼重構經驗總結

終於有空閒時間來重構程式碼了，下面來記錄一下重構過程中總結的一些經驗一下程式碼是是通過Android Studio自帶的程式碼分析功能監測的，使用方法：選中專案右鍵——》Analyze——》Inspect Code_ android:singleLine=”true

31、生鮮電商平臺-一次程式碼重構的實戰案例

說明，Java開源生鮮電商平臺-一次程式碼重構的實戰案例，根據實際的例子，分析出重構與抽象，使程式碼更加的健壯與高效。 1.業務說明系統原先已有登入功能，我們打算增加一個登入IP和允許登入時間的安全限制業務。 IP 分為內網ip、外網ip，如果設定了，則該使用者只允許在這些ip登入

Vim之程式碼非同步檢測外掛 ALE -- 實時檢查verilog等程式碼的正確性

Vim之程式碼非同步檢測外掛 ALE 前言知名的 vim 程式碼檢測外掛主要是兩個 syntastic neomake ALE ALE 雖是後起之秀，但目前是功能最強大的一個實時檢測。為了讓程式碼可以在編輯時進行實時的檢測，ale 的執行方式是將程式碼做為

6 個例項詳解如何把 if-else 程式碼重構成高質量程式碼

6 個例項詳解如何把 if-else 程式碼重構成高質量程式碼轉載自 Java技術驛站微信公眾號原文連結： https://mp.weixin.qq.com/s/bMbtlyGmrrL9OxNz7LeZ-w

05jdbc程式碼重構

前面註冊驅動和建立連線的程式碼都是重複的,可複用性不高,如果需要更換資料庫或者使用者名稱或者密碼的話要改動很多內容,可維護性不高,為了方便複用,可以將經常變換的內容寫入到配置檔案建立一個db.properties檔案,將資料庫驅動和使用者名稱密碼等內容寫入到該檔案 classDriver=

[Xcode10 實際操作]一、博主領進門-(12)程式碼重構

本文將演示如何重構程式碼。在專案導航區，開啟檢視控制器的程式碼檔案【ViewController.swift】【快速更改同名變數或常量】在程式碼編輯區域，點選需要更改名稱的常量。【Editor】編輯器->【Refactor】重構->【Rename】重新命名->

【程式碼重構 & JDT】遍歷AST，獲取每個節點的所有直接子節點

public class DataNode { public ASTNode node; //所代表的的AST節點 public int label; //編號 public List<Integer> childrenLables = new ArrayL

讀大話設計模式有感-記一次程式碼重構歷程

問題：為什麼要程式碼重構？最近，專案底層資料庫升級，用的庫呢是當下最熱門的hadoop生態系統。資料庫部門丟了兩差異文件給我們寫應用的，心想語法不會改動太大，大不了就是ctrl+r替換點關鍵字啥的。在制定mmp時，自信滿滿的跟經理報了一個很短的時間。開始時，一切還挺順

撩課-JavaWeb之開發步驟與DAO程式碼重構

開發步驟 1.建立表 2.建立domain包和domain類 3.建立dao包和dao介面 4.建立dao.impl包和dao實現類 5.根據dao介面建立dao測試類 6.編寫實現類當中dao的宣告的方法體 7.每編寫一個dao方法，進行測試功能是否正確建立包

【程式碼重構 & JDT】Windows命令列執行Java檔案陷入死迴圈解決辦法

通過修改某個Java檔案的AST節點生成n個新程式，然後用測試用例分別對這n個新程式進行執行。但是在執行過程中，發現有些新生成的新程式會陷入死迴圈的情況，後臺的java.exe一直在執行。解決方法是：設定每個程式最長執行時間為10秒，超時後，再使用命令列的形式殺掉後臺的java.exe程序。程式

【程式碼重構 & JDT】遍歷AST，獲取每個節點的所有直接子節點

public class DataNode { public ASTNode node; //所代表的的AST節點 public int label; //編號 public List<Integer> childrenLables = new ArrayList<>

【程式碼重構 & JDT】獲取指定目錄下Java檔案對應的ICompilationUnit (可獲取Binding)

/* * javaFilePath 檔案的絕對路徑，比如： D:\test\javatp\1B\14638316\14638316.java * javaName 檔名，比如： 14638316.java * fileDir 檔案的所在資料夾路徑，比如： D:\test\j

Verilog - ABS程式碼重構

相關推薦