AM335x的DDR3軟硬體設計以及相關資源--TI--Sitara AM335x系列
阿新 • • 發佈：2018-11-10
最近發現越來越多的客戶使用DDR3了，據描述，因為DDR2使用的越來越少了，而且產量不多，所以現在價格不便宜，倒是DDR3隨著使用者量的增加，價格上已經與DDR2相差無幾，所以DDR3不失為一個能讓效能和成本達到最佳收益的選擇，就是在佈線方面，DDR3需要注意的問題比DDR2就略多。
正好，剛有個朋友說當前使用的一款DDR2停產，所以想改到DDR3的設計上面，所以這裡對AM335x關於DDR3的軟硬體設計資源以及這些注意事項做一個簡單彙總：
第一，原理圖設計上面，多半照著評估板做就好了，這裡我想提到的一點是並聯匹配。我們知道，為了DDR3的訊號完整性，一般會使用並聯匹配，例如TI的StarterKit評估板。設計時，對於VTT_DDR這一路上拉，一定要使用TPS51200，因為這路專門的LDO既可以sink電流，也可以source，有別於一般的LDO，也正是因為這個特性，他才適合用於保證DDR3訊號完整性的並聯匹配。需要特別指出的是，對於單片的DDR3設計，是可以不做並聯匹配的，比如TI提供的beagle bone black開發板，但對於這種DDR3設計，相對於帶並聯匹配的設計而言，就需要多加註意，儘量不要違背佈線的準則。最後，再對照著原理圖的checklist檢查一遍，確保萬無一失：第二，PCB佈線上面，這個方面的資料是比較多的，特別是AM335x的datasheet中5.5.2.3章節：DDR3 and DDR3L Routing Guidelines，這一章節中，將大部分的佈線規則都講述的比較明確了，線長，線寬，keepout區域等等……一定要多加仔細閱讀。此外，另外還有些補充的參考設計和checklist，比如：http://processors.wiki.ti.com/index.php/AM335x_Supplementary_Checklist
再PS一下，這個地方，還有個偷懶而且成功率高的方法。因為TI除了釋出了各種準則，還將PCB原始檔釋出出來了。所以時間有限，或者經驗不足的朋友們，可以直接copy過來，在這個PCB上面改就好了。做之前先確定，要不要做並聯匹配，要的話參考StarterKit（http://www.ti.com.cn/tool/cn/tmdssk3358
第三，說完了原理圖和PCB佈線後，還沒完，還有一步：DDR3 software leveling，這步是在你整版都做好、焊接完拿回來後做的。software leveling就是一個演算法程式，其作用就是針對你當前的板子佈線，優化當前的DDR3的時序配置。這個程式的輸入的是DDR3初始PHY配置（將當前的佈線長度值輸入到Ratio Seed Spreadsheet中獲得），輸出的是優化後的PHY配置。一般來說，這個演算法的執行，TI官方的做法是在CCS中，通過模擬器（XDS100v2或者560v2）連結板子，通過初始化GEL檔案先行初始化你的板子。初始化完成後，通過CCS載入該演算法程式，輸入初值後執行獲得。這裡有個工作就是修改GEL檔案使其適用於你當前的板子，裡面包含了DDR3的EMIF配置和PHY配置兩部分，這個修改過程可以參考“淺析GEL檔案在ARM初始化時的作用和修改”這篇文章(http://blog.csdn.net/swallow71701/article/details/21598889)。最終把得到的結果重新填入到GEL檔案的PHY配置部分，或者是作業系統的對應配置檔案中就可以了。這樣DDR3使用的時序就是最優化的時序了。
至此，AM335x關於DDR3軟硬設計資源，全數描述至此了。如有問題，歡迎留言。