1 內容簡介
對AD晶片基本原理，分類與關鍵技術引數指標進行整理介紹。

2 模數轉換
2.1 轉換原理類別
AD轉換就是模數轉換。顧名思義，就是把模擬訊號轉換成數字訊號。主要包括積分型、逐次逼近型、並行比較型/串並行型、Σ-Δ調製型、壓頻變換型。A/D轉換器是用來通過一定的電路將模擬量轉變為數字量。模擬量可以是電壓、電流等電訊號，也可以是壓力、溫度、溼度、位移、聲音等非電訊號。但在A/D轉換前，輸入到A/D轉換器的輸入訊號必須經各種感測器把各種物理量轉換成電壓訊號。

2.1.1 積分型別
一個積分型ADC是一種通過使用積分器將未知的輸入電壓轉換成數字表示的一種模-數轉換器。在它最基本的實現中，這個未知的輸入電壓是被施加在積分器的輸入端，並且持續一個固定的時間段（所謂的上升階段）。然後用一個已知的反向電壓施加到積分器，這樣持續到積分器輸出歸零（所謂的下降階段）。這樣，輸入電壓的計算結果實際是參考電壓的一個函式，定時上升階段時間和測得的下降階段時間。下降階段時間的測量通常是以轉換器的時鐘為單位，所以積分時間越長，解析度越高。同樣的，轉換器的速度可以靠犧牲解析度來獲得提升。這種型別的AD轉換器可以獲得高解析度，但是通常這樣做會犧牲速度。因此，這些轉換器不適用於音訊或訊號處理的場合應用。 他們通常的典型應用就是數字電壓計和其他需要高精度測量的儀表。 
如圖2.1與圖2.2所示，轉換過程分兩個階段：上升階段和下降階段。在上升階段，積分器的輸入是被測電壓，在下降階段，積分器的輸入是已知的參考電壓。在上升階段中，開關選擇被測電壓進入積分器，積分器持續一個固定的時間段進行積分，在積分電容上面積累電荷。在下降階段，開關選擇參考電壓進入積分器，在這階段測量積分器輸入歸零的時間。 
 
圖2.1 ADC基本原理示意圖

 
圖2.2 取樣電路充放電過程電壓變化圖示

2.1.2 逐次逼近型別
逐次逼近型adc由比較器、D/A轉換器、緩衝暫存器和若干控制邏輯電路構成。原理是從高位到低位逐位比較，首先將緩衝暫存器各位清零；轉換開始後，先將暫存器最高位置1，把值送入D/A轉換器，經D/A轉換後的模擬量送入比較器，稱為 Vo，與比較器的待轉換的模擬量Vi比較，若Vo

2.1.3 並行比較型別
一種典型的3位並行比較型A/D轉換器原理電路如下圖所示。它由電阻分壓器、電壓比較器、暫存器及編碼器組成。 
圖中的8個電阻將參考電壓VREF分成8個等級，其中7個等級的電壓分別作為7個比較器 C1～C7 的參考電壓，其數值分別為VREF/15、3VREF/15…、13VREF/15。輸入電壓為v1，它的大小決定各比較器的輸出狀態，如當0≤v1< VREF/15時，C7～C1的輸出狀態都為0；當3VREF/15≤v1<5VREF/15時，比較器C6和C7的輸出CO6=CO7=1，其餘各比較器的狀態均為0。根據各比較器的參考電壓值，可以確定輸入模擬電壓值與各比較器輸出狀態的關係。比較器的輸出狀態由D觸發器儲存，經優先編碼器編碼，得到數字量輸出。優先編碼器優先級別最高是I7 ，最低的是I1。設v1變化範圍是 0～VREF，輸出3位數字量為D2D1D0,3位並行比較型A/D轉換器的輸入、輸出關係如圖2.4所示所示。 
 

 
圖2.4 三位並行比較ADC輸出示意圖

這型別晶片具有以下特點： 
 由於轉換是並行的，其轉換時間只受比較器、觸發器和編碼電路延遲時間的限制，因此轉換速度最快。 
 隨著解析度的提高，元件數目要按幾何級數增加。一個n位轉換器，所用比較器的個數為2n-1，如8位的並行A/D轉換器就需要28-1=255個比較器。由於位數愈多，電路愈複雜，因此製成解析度較高的整合並行A/D轉換器是比較困難的。 
 精度取決於分壓網路和比較電路。 
 動態範圍取決於VREF。

2.1.4 sigma型別
我們要解釋∑-ΔADC的原理，這包含了幾個基本理論：過取樣(over sampling），量化噪聲整形（quantization），數字濾波（digital filtering），抽取（decimation）。Σ-Δ轉換器中的模擬部分非常簡單（類似於一個1bit ADC），而數字部分要複雜得多，按照功能可劃分為數字濾波和抽取單元。由於更接近於一個數字器件，Σ-ΔADC的製造成本非常低廉。 
過取樣：首先，考慮一個傳統ADC的頻域傳輸特性。輸入一個正弦訊號，然後以頻率fs取樣–按照 Nyquist定理，取樣頻率至少兩倍於輸入訊號。從FFT分析結果可以看到，一個單音和一系列頻率分佈於DC到fs /2間的隨機噪聲。這就是所謂的量化噪聲，主要是由於有限的ADC解析度而造成的。單音訊號的幅度和所有頻率噪聲的RMS幅度之和的比值就是訊號噪聲比（SNR）。對於一個Nbit ADC，SNR可由公式：SNR=6.02N+1.76dB得到。為了改善SNR和更為精確地再現輸入訊號，對於傳統ADC來講，必須增加位數。 
 

如果將取樣頻率提高一個過取樣係數k，即取樣頻率為kfs，再來討論同樣的問題。FFT分析顯示噪聲基線降低了，SNR值未變，但噪聲能量分散到一個更寬的頻率範圍。Σ-Δ轉換器正是利用了這一原理，具體方法是緊接著1bit ADC之後進行數字濾波。大部分噪聲被數字濾波器濾掉，這樣，RMS噪聲就降低了，從而一個低解析度ADC，Σ-Δ轉換器也可獲得寬動態範圍。 
 
圖 N位ADC以K*fs取樣單頻點訊號頻譜圖

那麼，簡單的過取樣和濾波是如何改善SNR的呢？一個1bit ADC的SNR為7.78dB（6.02+1.76），每4倍過取樣將使SNR增加6dB，SNR每增加6dB等效於解析度增加1bit。這樣，採用1bit ADC進行64倍過取樣就能獲得4bit解析度；而要獲得16bit解析度就必須進行415倍過取樣，這是不切實際的。Σ-Δ轉換器採用噪聲成形技術消除了這種侷限，每4倍過取樣係數可增加高於6dB的信噪比。 
 
圖 數字濾波器對噪聲訊號的減弱效果

量化噪聲整形：Σ-Δ調製器包含1個差分放大器、1個積分器、1個比較器以及1個由1bit DAC（1個簡單的開關，可以將差分放大器的反相輸入接到正或負參考電壓）構成的反饋環。反饋DAC的作用是使積分器的平均輸出電壓接近於比較器的參考電平。調製器輸出中”1”的密度將正比於輸入訊號，如果輸入電壓上升，比較器必須產生更多數量的”1”，反之亦然。積分器用來對誤差電壓求和，對於輸入訊號表現為一個低通濾波器，而對於量化噪聲則表現為高通濾波。這樣，大部分量化噪聲就被推向更高的頻段。和前面的簡單過取樣相比，總的噪聲功率沒有改變，但噪聲的分佈發生了變化。 
 
圖 Σ-Δ調製器

現在，如果對噪聲成形後的Σ-Δ調製器輸出進行數字濾波，將有可能移走比簡單過取樣中更多的噪聲。這種調製器（一階）在每兩倍的過取樣率下可提供9dB的SNR改善。 
在Σ-Δ調製器中採用更多的積分與求和環節，可以提供更高階數的量化噪聲成形。例如，一個二階Σ-Δ調製器在每兩倍的過取樣率下可改善SNR 15dB。圖2顯示了Σ-Δ調製器的階數、過取樣率和能夠獲得的SNR三者之間的關係。 
 
圖 量化噪聲整形示意圖

 
圖 SNR與過取樣率的關係

數字濾波：Σ-Δ調製器以取樣速率輸出1bit資料流，頻率可高達MHz量級。數字濾波和抽取的目的是從該資料流中提取出有用的資訊，並將資料速率降低到可用的水平。Σ-ΔADC中的數字濾波器對1bit資料流求平均，移去帶外量化噪聲並改善ADC的解析度。數字濾波器決定了訊號頻寬、建立時間和阻帶抑制。 
抽取：由於頻寬被輸出數字濾波器降低，輸出資料速率可低於原始取樣速率，但仍滿足Nyquist定律。這可通過保留某些取樣而丟棄其餘取樣來實現，這個過程就是所謂的按M因子”抽取”。M因子為抽取比例，可以是任何整數值。在選擇抽取因子時應該使輸出資料速率高於兩倍的訊號頻寬。這樣，如果以fs的頻率對輸入訊號取樣，濾波後的輸出資料速率可降低至fs /M，而不會丟失任何資訊。

2.2 關鍵技術引數
2.2.1 解析度
簡單點說，“精度”是用來描述物理量的準確程度的，而“解析度”是用來描述刻度劃分的。從定義上看，這兩個量應該是風馬牛不相及的。簡單做個比喻：有這麼一把常見的塑料尺（中學生用的那種），它的量程是10釐米，上面有100個刻度，最小能讀出1毫米的有效值。那麼我們就說這把尺子的解析度是1毫米，或者量程的1%；而它的實際精度就不得而知了（算是0.1毫米吧）。當我們用火來烤一下它，並且把它拉長一段，然後再考察一下它。我們不難發現，它還有有100個刻度，它的“解析度”還是1毫米，跟原來一樣！然而，您還會認為它的精度還是原來的0.1毫米麼？

2.2.2 轉換速率
轉換速率(Conversion Rate)是指完成一次從模擬轉換到數字的AD轉換所需的時間的倒數。積分型AD的轉換時間是毫秒級屬低速AD，逐次比較型AD是微秒級屬中速AD，全並行/串並行型AD可達到納秒級。取樣時間則是另外一個概念，是指兩次轉換的間隔。為了保證轉換的正確完成，取樣速率(Sample Rate)必須小於或等於轉換速率。因此有人習慣上將轉換速率在數值上等同於取樣速率也是可以接受的。

2.2.3 精度與誤差
常用的A/D轉換器主要存在：失調誤差、增益誤差和線性誤差。

2.2.3.1 基準誤差
採用內部或外部基準的ADC的一個最大潛在誤差源是參考電壓。很多情況下，內置於晶片內部的基準通常都沒有足夠嚴格的規格。為了理解基準所帶來的誤差源，有必要特別關注一下三項指標：溫漂，電壓噪聲，和負載調整。

2.2.3.2 量化誤差
量化誤差(Quantizing Error) 由於AD的有限分辯率而引起的誤差，即有限分辯率AD的階梯狀轉移特性曲線與無限分辯率AD（理想AD）的轉移特性曲線（直線）之間的最大偏差。通常是1個或半個最小數字量的模擬變化量，表示為1LSB、1/2LSB。

2.2.3.3 失調誤差與增益誤差
失調誤差與增益誤差用數學公式可表達為：y=ax+b。其中，a為增益誤差，b為失調誤差。失調誤差(Offset Error) 輸入訊號為零時輸出訊號不為零的值，可外接電位器調至最小。

2.2.3.4 線性度
線性度指標有兩個：INL：翻譯過來叫“積分非線性”，指的是ADC整體的非線性程度。DNL：翻譯過來叫“微分非線性”，指的是ADC區域性（細節）的非線性程度。 
模數器件的精度指標是用積分非線性度（Interger NonLiner）即INL值來表示。也有的器件手冊用 Linearity error 來表示。他表示了ADC器件在所有的數值點上對應的模擬值，和真實值之間誤差最大的那一點的誤差值。也就是，輸出數值偏離線性最大的距離，單位是LSB（即最低位所表示的量）。比如12位ADC 的INL值為1LSB。那麼，如果基準4.095V，測某電壓得的轉換結果是1000，那麼，真實電壓值可能分佈在0.999~1.001V之間。 
下面再說DNL值。理論上說，模數器件相鄰量個數據之間，模擬量的差值都是一樣的。就相一把疏密均勻的尺子。但實際並不如此。一把解析度1毫米的尺子，相鄰兩刻度之間也不可能都是1毫米整。那麼，ADC相鄰兩刻度之間最大的差異就叫差分非線性值（Differencial NonLiner）。DNL值如果大於1，那麼這個ADC甚至不能保證是單調的，輸入電壓增大，在某個點數值反而會減小。這種現象在SAR（逐位比較）型ADC中很常見。舉個例子，某12位ADC，INL=8LSB，DNL=3LSB（效能比較差），基準4.095V，測A電壓讀數1000，測B電壓度數1200。那麼，可判斷B點電壓比A點高197~203mV。而不是準確的200mV。 
總結：（1）INL(Interger NonLinear,Linearity error)精度。理解為單值資料誤差，對應該點模擬資料由於元器件及結構造成的不能精確測量產生的誤差。（2）DNL(Differential NonLinear)差分非線性值。理解為刻度間的差值，即對每個模擬資料按點量化，由於量化產生的誤差。

2.2.3.5 信噪比
 
 
圖 信噪比

2.2.3.6 有效位數

2.2.3.7 動態範圍

3 參考文獻
[1] 《A Glossary of Analog-to-Digital Specifications and Performance Characteristics》； 
[2] 《理解AD轉換器的效能引數》； 
[3] 《Demystifying Sigma-Delta ADCs》； 
[4] 《揭開Σ-ΔADC的神祕面紗》；
轉：https://blog.csdn.net/tbtbtbtbtbtbtb/article/details/79052946