OCC ：On Chip Clock

OPCG ：On-Product Clock Gating

SCM：scan clock mux

上面三種是同一東西的不同叫法

就是為了at-speed ATPG測試時在function clock和shift clock之間切換的控制邏輯。不同人設計的電路不一樣，它就是一個2選一的clock mux，設計時注意處理一下cdc的path，不要產生glitch就行了。

何為全速測試(at speed test)：
       在工藝節點在130nm以下的時候，很多情形下的物理缺陷都是由於延時來引起的。因此在對這種型別的chip做dft的時候，需要建立一個新的故障模型，
業內稱之為延時故障模型（time delay model）。解決的方法就是全速測試，所謂的全速測試就是讓晶片工作在自己高倍時鐘頻率上，這個頻率往往是要高過ATE的時鐘的。這樣對掃描模型的建立就提出了新的要求。即至少要保證晶片的latch clock和capture clock為晶片內部的高倍時鐘。synopsys對此種問題的解決方法就是OCC（on chip clocking）。

OCC/OPCG的基本原理是在 scan shift 模式下， 選通慢速的ATE 時鐘，load 或 unload 掃描鏈； 在 capture 模式下，對 free-running PLL clock 過濾篩選出 lauch 和 capture clock 進行at-speed 測試

上圖轉自百度文庫