IP(Intelligent Property)核是具有智慧財產權核的積體電路芯核總稱，是經過反覆驗證過的、具有特定功能的巨集模組，與晶片製造工藝無關，可以移植到不同的半導體工藝中。到了SOC階段，IP核設計已經成為ASIC電路設計公司和FPGA提供商的重要任務，也是其實力體現。對於FPGA開發軟體，其提供的IP核越豐富，使用者的設計就越方便，其市場佔用率就越高。 IP(Intellectual Property)就是常說的智慧財產權。美國Dataquest諮詢公司將半導體產業的IP定義為用於ASIC、ASSP和PLD等當中，並且是預先設計好的電路模組。

IP核模組有行為(Behavior)、結構(Structure)和物理(Physical)三級不同程度的設計，對應描述功能行為的不同分為三類，即軟核(Soft IP Core)、完成結構描述的固核(Firm IP Core)和基於物理描述並經過工藝驗證的硬核(Hard IP Core)。

從IP核的提供方式上，通常將其分為軟核、固核和硬核三類。從完成IP核所花費的成本來講，硬核代價最大；從靈活性來講，軟核的可複用使用性最高。

軟核(Soft IP Core) : 軟核在EDA設計領域指的是綜合之前的暫存器傳輸級(RTL)模型；具體在FPGA設計中指的是對電路的硬體語言描述，包括邏輯描述、網表和幫助文件等。軟核只經過功能模擬，需要經過綜合以及佈局佈線才能使用。其優點是靈活性高、可移植性強，允許使用者自配置；缺點是對模組的預測性較低，在後續設計中存在發生錯誤的可能性，有一定的設計風險。軟核是IP核應用最廣泛的形式。

固核(Firm IP Core): 固核在EDA設計領域指的是帶有平面規劃資訊的網表

硬核(Hard IP Core): 硬核在EDA設計領域指經過驗證的設計版圖；具體在FPGA設計中指佈局和工藝固定、經過前段和後端驗證的設計，設計人員不能對其修改。不能修改的原因有兩個：首先是系統設計對各個模組的時序要求很嚴格，不允許打亂已有的物理版圖；其次是保護智慧財產權的要求，不允許設計人員對其有任何改動。IP硬核的不許修改特點使其複用有一定的困難，因此只能用於某些特定應用，使用範圍較窄。

保持更新，資源來源自網路。