在例化PLL IP核時，有四種工作模式：  1、 標準模式  在標準模式下，PLL對GCLK網路所產生的延遲進行完全補償。標準模式中的內部時鐘是與輸入時鐘管腳相位對齊的。在此模式中，外部時鐘輸出管腳會產生相對於時鐘輸入管腳的相位延遲。因此，這種模式一般用於產生FPGA內部用時鐘，但一般不將時鐘輸出給FPGA外部使用。 標準模式下PLL時鐘之間的相位關係如下圖所示。 

2、源同步模式  如果資料和時鐘同時到達輸入管腳，那麼在I/O單元輸入暫存器的資料與時鐘埠，資料與時鐘之間的相位關係保持不變。此模式可用於源同步資料傳輸，只要I/O單元上的資料與時鐘都使用同一I/O標準，這兩個訊號就會經歷類似的緩衝器延遲。 

源同步模式對時鐘網路延遲進行補償，包括下面兩條路徑之間的延遲差異：  (1)資料管腳到I/O單元暫存器的輸入  (2)時鐘輸入管腳到PLL PFD輸入  在QuartusII 軟體中，需將I/O單元中的暫存器延時鏈的輸入管腳設定成零，以用於源同步模式PLL鎖定的所有資料管腳。所有資料管腳必須使用QuartusII 軟體中的PLL COMPENSATED logic選項。

3、零延遲緩衝模式  在該模式下，外部時鐘輸出管腳與時鐘輸入管腳是相位對齊的，沒有延遲。當使用該模式時，需要在輸入時鐘與輸出時鐘上使用同一I/O標準，以確保輸入與輸出管腳上的時鐘對齊。因此，這種模式一般用於FPGA給外部輸出時鐘訊號。 在該模式下，PLL時鐘之間的相位關係如下圖所示。 

4、無補償模式  在該模式下，PLL不對任何時鐘網路進行補償。這種模式能提供更佳的抖動效能，因為反饋到PFD中的時鐘不經過某些電路。相對PLL輸入，PLL內部以及外部時鐘輸出均有相位偏移。因此，一般不選用這種模式。在該模式下，PLL時鐘之間的相位關係如下圖所示。