I/O介面標準

1．單端訊號介面標準

• LVTTL和LVCMOS（JESD8-5，JESD8-B）

• SSTL（JESD8-8，JESD8-9B，JESD8-15）

• HSTL（JESD8-6）

LVTTL和LVCMOS結構通常是簡單的push-pull。最簡單的例子就是CMOS反向器，需要滿足的唯一引數是VIL/VIH，VOL/VOH以及驅動電流，介面標準相對易於實現。其輸入和輸出引數見下面的表格。隨著VDD範圍的不同，引數有所不同。

SSTL（Stub Series TerminatedLogic）有三種：SSTL_18，SSTL_2，SSTL_3。SSTL不同於LVTTL和LVCMOS的一個重要方面是SSTL要求傳輸線終端匹配。所以，SSTL有輸出阻抗引數以及不同的終端匹配方法。這個差異對高速訊號來說是非常重要的，因為合適的的終端匹配可以減少反射減少EMI並改善穩定速度提高定時裕度。LVTTL和LVCMOS訊號也可以進行終端匹配，但是因為這個要求並沒有清晰地在引數中說明，對於終端匹配電阻對訊號擺動的影響使用者需要仔細調整。

SSTL與LVTTL驅動器沒有太多的不同，但是輸入緩衝卻非常不同。SSTL輸入是查分對，因此輸入級提供較好的電壓增益以及較穩定的閾值電壓，這使得對小的輸入電壓擺幅具有比較高的可靠性。如圖1所示。

下面的表是關於SSTL的電源和輸入引數，注意，SSTL對於不同型別的驅動器有不同的引數。SSTL_3和SSTL_2定義2類驅動器，以區別不同的終端匹配方案。SSTL_18沒有明確的型別定義，但是，取決於終端環境，驅動器必須能夠在輸入緩衝處產生相應的電壓擺幅。建議使用者參考相關標準。

AC引數指的是一個閾值電壓，當訊號跨越這個閾值電壓時，接收器狀態一定會發生改變。只要輸入保持在定義的DC閾值之上，接收器將維持邏輯狀態不變。這有利於系統設計者對整個系統性能進行優化。

HSTL（High-SpeedTransceiver Logic）是另外一個標準，與SSTL一樣，HSTL輸入級使用差分放大器，類似於SSTL，HSTL有輸出電壓和器件電壓，允許這兩個電壓不同。

--------------------- 本文來自 casevison 的CSDN 部落格 ，全文地址請點選：https://blog.csdn.net/shanghaiqianlun/article/details/50551180?utm_source=copy