FPGA波特率與時鐘週期對應
阿新 • • 發佈:2018-12-14
計算出系統時鐘計數值與波特率之間的關係
FPGA主機板頻率是50Mhz,T=20ns
9600波特率指的是9600bps,9600bit/s
然後週期是1/速率 = 1/9600 = 1.0416666667*10^(-4)=104167ns
波特率分頻計數值:104167/System_clk_period=104167/20=5208
計數值與波特率之間的關係如表 1 所示
baud_set | 波特率 | 波特率週期(ns) | 波特率週期分頻計數值 | 50MHZ系統時鐘計數值 |
---|---|---|---|---|
0 | 9600 | 104167 | 104167/system_clk_period | 5208-1 |
1 | 19200 | 52083 | 52083/system_clk_period | 2604-1 |
2 | 38400 | 26041 | 26041/system_clk_period | 1302-1 |
3 | 57600 | 17361 | 17361/system_clk_period | 868-1 |
4 | 115200 | 8680 | 8680/system_clk_period | 434-1 |