什麼是開漏電路?開漏形式的電路由何特點?
阿新 • • 發佈:2018-12-17
開漏,就等於輸出口接了個NPN三極體,並且只接了e,b. c極 是開路的,你可以接一個電阻到3.3V,也可以接一個電阻到5V,這樣,在輸出1的時候,就可以是5V電壓,也可以是3.3V電壓了.但是不接電阻上拉的時候,這個輸出高就不能實現了. 推輓,就是有推有拉,任何時候IO口的電平都是確定的,不需要外接上拉或者下拉電阻. (1)GPIO_Mode_AIN 模擬輸入 (2)GPIO_Mode_IN_FLOATING 浮空輸入 (3)GPIO_Mode_IPD 下拉輸入 (4)GPIO_Mode_IPU 上拉輸入 (5)GPIO_Mode_Out_OD 開漏輸出 (6)GPIO_Mode_Out_PP 推輓輸出 (7)GPIO_Mode_AF_OD 複用開漏輸出 (8)GPIO_Mode_AF_PP 複用推輓輸出 推輓電路是兩個引數相同的三極體或MOSFET,以推輓方式存在於電路中,各負責正負半周的波形放大任務,電路工作時,兩隻對稱的功率開關管每次只有一個導通,所以導通損耗小、效率高。輸出既可以向負載灌電流,也可以從負載抽取電流。 ==推拉式輸出級既提高電路的負載能力,又提高開關速度。 == 開漏輸出:輸出端相當於三極體的集電極. 要得到高電平狀態需要上拉電阻才行. 適合於做電流型的驅動,==其吸收電流的能力相對強(一般20ma以內). == 開漏形式的電路有以下幾個特點:
- 利用外部電路的驅動能力,減少IC內部的驅動。當IC內部MOSFET導通時,驅動電流是從外部的VCC流經R pull-up ,MOSFET到GND。IC內部僅需很下的柵極驅動電流。
- 一般來說,開漏是用來連線不同電平的器件,匹配電平用的,因為開漏引腳不連線外部的上拉電阻時,只能輸出低電平,如果需要同時具備輸出高電平的功能,則需要接上拉電阻,很好的一個優點是通過改變上拉電源的電壓,便可以改變傳輸電平。比如加上上拉電阻就可以提供TTL/CMOS電平輸出等。(上拉電阻的阻值決定了邏輯電平轉換的沿的速度 。阻值越大,速度越低功耗越小,所以負載電阻的選擇要兼顧功耗和速度。)
- OPEN-DRAIN提供了靈活的輸出方式,但是也有其弱點,就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負載充電,所以當電阻選擇小時延時就小,但功耗大;反之延時大功耗小。所以如果對延時有要求,則建議用下降沿輸出。
- 可以將多個開漏輸出的Pin,連線到一條線上。通過一隻上拉電阻,在不增加任何器件的情況下,形成“與邏輯”關係。這也是I2C,SMBus等匯流排判斷匯流排佔用狀態的原理。
補充:什麼是“線與”?: 在一個結點(線)上, 連線一個上拉電阻到源 VCC 或 VDD 和 n 個 NPN 或 NMOS 電晶體的集電極 C 或漏極 D, 這些電晶體的發射極 E 或源極 S 都接到地線上, 只要有一個電晶體飽和, 這個結點(線)就被拉到地線電平上. 因為這些電晶體的基極注入電流(NPN)或柵極加上高電平(NMOS),電晶體就會飽和, 所以這些基極或柵極對這個結點(線)的關係是或非 NOR 邏輯. 如果這個結點後面加一個反相器, 就是或 OR 邏輯. 其實可以簡單的理解為:在所有引腳連在一起時,外接一上拉電阻,如果有一個引腳輸出為邏輯0,相當於接地,與之並聯的迴路“相當於被一根導線短路”,所以外電路邏輯電平便為0,只有都為高電平時,與的結果才為邏輯1。 由於浮空輸入一般多用於外部按鍵輸入,我理解為浮空輸入狀態下,IO的電平狀態是不確定的