IC講解: 如何區分CP測試和FT測試
對於專業的測試人員關於CP和FT的測試肯定是非常的瞭解了,但很多非測試專業的從業人員對這兩個概念其實瞭解並不像那樣深刻。所以本文將對於那些需要接觸測試但不是測試人員的人進行關於CP和FT的測試的講解。
按照國際慣例,首先需要再解釋一下什麼是CP和FT測試.CP是(Chip Probe)的縮寫,指的是晶片在wafer的階段,就通過探針卡扎到晶片管腳上對晶片進行效能及功能測試,有時候這道工序也被稱作WS(Wafer Sort);而FT是Final Test的縮寫,指的是晶片在封裝完成以後進行的最終測試,只有通過測試的晶片才會被出貨
由於測試治具上的差異,CP和FT的不同點並不僅僅限於所處的工序階段不同,兩者在效率和功能覆蓋上都有著明顯的差異,這些資訊是每一個IC從業人員需要基本瞭解的
在絕大多數情況下,特別是在國內,我們目前在CP測試上選用的探針都還是懸臂針(也有叫環氧針的,因為針是用環氧樹脂固定的緣故)。這種型別的針比較長,而且是懸空的,訊號完整性控制上非常困難,所以一般資料的最高傳輸率只有100~400Mbps,高速訊號的測試是幾乎不可能的;另外,探針和pad的直接接觸在電氣效能上也有侷限,容易產生漏電和接觸電阻,這對於高精度的訊號測量也會帶來巨大的影響。所以,通常CP測試僅僅用於基本的連線測試和低速的數位電路測試
當然,理論上在CP階段也可以進行高速訊號和高精度訊號的測試,但這往往需要採用專業的高速探針方案,如垂直針/MEMS探針等技術,這會大大增加硬體的成本。多數情況下,這在經濟角度上來說是不合算的
那這樣一來,我們還需不需要CP測試?或者在CP測試階段如何對具體測試專案進行取捨呢?要回答這個問題,我們就必須對CP的目的有深刻的理解。那CP的目的究竟是什麼呢?
如何區分CP測試和FT測試
首先,CP最大的目的就是確保在晶片封裝前,儘可能地把壞的晶片篩選出來以節約封裝費用。所以基於這個認識,在CP測試階段,儘可能只選擇那些對良率影響較大的測試專案,一些測試難度大,成本高但fail率不高的測試專案,完全可以放到FT階段再測試。這些專案在CP階段測試意義不大,只會增加測試的成本。要知道,增加一個複雜的高速或高精度模擬測試,不僅僅會增加治具的成本,還會增加測試機臺的費率和增加測試時間。這些測試專案在FT階段都是要測試的,所以沒有必要放在CP階段重複進行了
其次,一些晶片的部分模組地管腳在封裝的時候是不會引出來了,也就是說在FT階段這些模組很難甚至無法測量。在這樣的情況下,測試就必須在CP階段進行。這也是必須進行CP測試的一個重要原因
還有一種特殊情況,晶片的封裝是SIP之類的特殊形式。一方面這種封裝形式在FT階段可測性較低,而且多晶片合封的情況下,整體良率受每顆die的良率影響較大,所以一般需要在封裝前確保每顆die都是好品 (KGD: Known Good Die)。這種情況下,往往無論多困難,都需要在CP階段把所有測試專案都測一遍了
所以,基於以上的認識,我們就比較容易在具體專案中判斷CP測試專案的取捨了。
簡單而言:
1) 因為封裝本身可能影響晶片的良率和特性,所以晶片所有可測測試專案都是必須在FT階段測試一遍的。而CP階段則是可選
2) CP階段原則上只測一些基本的DC,低速數位電路的功能,以及其它一些容易測試或者必須測試的專案。凡是在FT階段可以測試,在CP階段難於測試的專案,能不測就儘量不測。一些類似ADC的測試,在CP階段可以只給幾個DC電平,確認ADC能夠基本工作。在FT階段再確認具體的SNR/THD等指標
3) 由於CP階段的測試精度往往不夠準確,可以適當放寬測試判斷標準,只做初步篩選。精細嚴格的測試放到FT階段
4) 如果封裝成本不大,且晶片本身良率已經比較高。可以考慮不做CP測試,或者CP階段只做抽樣測試,監督工藝
5) 新的產品匯入量產,應該先完成FT測試程式的開發核匯入。在產品量產初期,FT遠遠比CP重要。等產品逐漸上量以後,可以再根據FT的實際情況,制定和開發CP測試
以上只是根據我個人的經驗總結的一些最基本的CP/FT測試常識。事實上,在具體的專案中,會有很多複雜的問題出現,這些問題的對應和解決不是短短一篇文章所能全部覆蓋到的。本文的作用只是給廣大非測試專業的從業人員提供一些最基本的概念資訊。在實際的案例中,往往需要具體問題具體分析。總而言之,對於任何一家設計公司而言,優秀的測試工程師或團隊是確保產品良率和成本控制幣不可少的因素