一、自定義IP核

1、開啟 VIVADO 軟體，新建一個工程。

2、Flow Navigater下，單擊 Add Source，選擇 Add or Creat design Sources,然後單擊 Next。

3、單擊 Create File，輸入檔名，單擊 OK。

4、單擊 Finish，完成 Verilog 檔案的建立。

5、在sources中找到自己新建的verilog檔案，編寫程式碼。

6、單擊 Tools—>Create and package IP，單擊 Next。

7、選擇 IP 的儲存路徑，單擊 Next。

8、單擊 Finish 完成封裝。

二、呼叫自定義IP核

1、另外新建一個 VIVADO 工程，根據自己的開發板正確配置晶片型號。

2、在 Project manager 區中單擊 Project settings。

3、選擇 IP 設定區中的 repository manager。

4、單擊+號圖示，將自己封裝的 IP 的路徑存放進去，單擊 OK。

5、Flow Navigator -project manager -create block design新建一個 BD 檔案，輸入檔名，完成建立。

6、向 BD 檔案中新增一個 ZYNQ Processing system,根據自身硬體完成 IP 的配置

7、單擊新增 IP 圖示，輸入我們自定義 IP 的模組名，將其新增入 BD 檔案中。

8、完成連線

9、右鍵單擊 Block 檔案，檔案選擇 Generate the Output Products。

10、右鍵單擊 Block 檔案，選擇 Create a HDL wrapper，根據 Block 檔案內容產生一個 HDL 的頂層檔案，並選擇讓 vivado 自動完成。

11、選中 Project manager，然後右單擊 Constraints，選擇 Add Sources。

12、輸入檔名，完成建立。編輯約束檔案。

13、產生 bit 檔案。

三、匯入到SDK中

      由於自定義的ＩＰ的時鐘輸入來自於 ZYNQ Processing system,源時鐘是使用的 PS 的時鐘，因此需要啟動 SDK 整個系統才能啟動，而自定義 IP 不需要由 SDK 進行配置。因此我們可以在ＳＤＫ端建立一個 Hello World 工程跑起來就能讓自定義 IP 跑起來。

1、建立一個 Hello World 工程。

2、右擊工程，選擇 Debug as ->Debug configuration。

3、設定系統除錯。

4、單擊視窗上的執行按鈕，執行程式。