【持續更新】微電子專業術語常用縮寫英漢對照
阿新 • • 發佈：2019-01-05
微電子領域常用術語縮寫英漢對照
不論是在中文文獻中還是英文文獻中，擁有一定專業素養的作者往往傾向於使用大量的英文縮寫。因此，瞭解常用的英文縮寫對於閱讀文獻具有很大的幫助。以下整理了一些常見的專業術語的縮寫，希望能有所幫助。( •̀ ω •́ )y
ps : 知識需要不斷積累，因此本列表會根據學習進度不斷更新，大家可以常來看看順便檢測下自己的專業水平吼！(๑•̀ㅂ•́)و✧
| 英文縮寫 | 英文全稱 | 漢語釋義 |
|---|---|---|
| ADC | Analog to Digital Convert | 一般用作模擬訊號到數字訊號的轉換電路 |
| ALD | Atomic Layer Deposition | 原子層沉積 |
| ARM | Acorn RISC Machine | 英國Acorn有限公司設計的低功耗成本的第一款RISC微處理器;後來處理器部門從Acorn公司剝離後，成立了ARM公司 |
| ASIC | Application Special Integrated Circuit | [PLD相關]專用積體電路 |
| ASSP | Application-specific standard product | 一種有著廣泛應用的ASIC晶片 |
| ATPG | Auto Test Pattern Generator | 是一個測試向量自動生成工具，生成的測試向量會給測試廠作測試晶片用 |
| BE | Back End | 後端，指IC設計中的後道佈局佈線(Layout)階段 |
| BIST | Build in System Test | 內建測試系統 |
| BRAM | Block Random Access Memory | [FPGA相關]塊隨機儲存器，儲存空間較大，是FPGA中定製的儲存資源 |
| CAD | Computer Aided Design | 計算機輔助設計 |
| CCB | Clock Control Block | [FPGA相關]時鐘控制模組 |
| CLB | Configurable Logic Block | [FPGA相關]可配置邏輯塊，FPGA的主要邏輯資源 |
| CMOS | Complementary metal oxide semiconductor | 互補金氧半導體 |
| CPLD | Complex Programmable Logic Device | [PLD相關]複雜可程式設計器件 |
| DAC | Digital to Analog Convert | 一般用作數字訊號到模擬訊號的轉換電路 |
| DCP | Design Check Point | [FPGA相關]Vivado設計檢查點 |
| DFT | Design for Test | 為了增強晶片可測性而採用的一種設計方法，使晶片變得容易測試 |
| DRAM | Dynamic Random Access Memory | 動態隨機存取儲存器,最為常見的系統記憶體 |
| DRC | Design Rule Check | 是在IC design經過Layout後檢查其版圖是否符合設計規則,如寬度、間距、面積等。 |
| DSP | Digital Signal Processing | 數字訊號處理 |
| EDA | Electronic Design Automation | 電子設計自動化，現在IC設計中用EDA軟體工具實現佈局佈線 |
| EEPROM | Electrically Erasable Programmable Read Only Memory | [PLD相關]電可擦除只讀儲存器 |
| EPROM | Erasable Programmable Read Only Memory | [PLD相關]紫外線可擦除只讀儲存器 |
| ERC | Electronic Rule Check | 是在IC design經過Layout後檢查其版圖是否符合電氣規則 |
| FB | Function Block | [CPLD相關]功能塊 |
| FBGA | Fine-Pitch Ball Grid Array | 細間距球柵陣列,一種晶片封裝方式（真不是FPGA的筆誤-_-!） |
| FE | Front End | 前端，指IC設計中的前道邏輯設計階段 |
| FLASH | Flash EEPROM Memory | [PLD相關]快閃記憶體，同時具有RAM快速讀取資料的特點與EEPROM的可擦除及非易失性。 |
| Foundry | 指晶片製造加工廠的代工業務，負責將設計完成的晶片生產出來 | |
| FPGA | Field Programmable Gate Array | 現場可程式設計門陣列 |
| FSM | Finite state machine | [數字邏輯]有限自動狀態機 |
| GCLK | General digital clock manager | [FPGA相關]數字時鐘管理 |
| HLS | High-Level Synthesis | 高階綜合工具 |
| HPC | High performance computin | 高效能運算 |
| IC | Integrated Circuit | 積體電路 |
| ICC | IC Compiler | |
| ICDS | IC Design Service | 晶片設計服務 |
| ICL | intergrated circuit layout | 積體電路版圖 |
| IDE | Integrated Development Environment | 整合開發環境，例如我們常用的Visual Studio、PyCharm等 |
| IEEE | Institute of Electrical and Electronics Engineers | 電氣和電子工程師協會 |
| IOB | I/O Block | [CPLD相關]輸入輸出塊 |
| IP | Intellectual Property | 智慧財產權 |
| JTAG | Joint Test Action Group | 聯合測試工作組，是一種國際標準測試協議（IEEE 1149.1相容） |
| LHV | Logic High Voltage | 邏輯高電平 |
| LLV | Logic Low Voltage | 邏輯低電平 |
| LPF | Low Pass Filter | 低通濾波器 |
| LSB | Least Significant Bit | [通訊相關]最低有效位 |
| LSI | Large-scale intergrated circuit | 大規模積體電路 |
| LUT | Look Up Table | [FPGA相關]查詢表，本質就是一個RAM |
| LVDS | Low Voltage Differential Signaling | 一種低擺幅的差分訊號技術，使得訊號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動輸出實現了低噪聲和低功耗 |
| LVS | Layout versus Schematic | 版圖與電路圖一致性檢查，是在IC design經過Layout後檢查其版圖與門級電路是否一致 |
| LVTTL | Low Voltage Transistor-Transistor Logic | [FPGA相關]電壓標準之一 |
| MCU | Microcontroller unit | 微控制器 |
| MOSFET | Metal Oxide Semiconductor Field Effect Transistor | 金氧半導體場效應電晶體 |
| MPW | Multiple Project Wafer | 多專案晶圓投片，指在同一種工藝的不同晶片放在同一塊晶圓(Wafer)上流片，是小公司節省成本的有效手段 |
| MSB | Most Significant Bit | [通訊相關]最高有效位 |
| MSI | Middle-scale intergrated circuit | 中規模積體電路 |
| Netlist | Netlist（沒啥可縮的>_<） | 門級網表，一般是RTL Code經過綜合工具生成的網表文件 |
| NRE | Non Recurring Engineering | 不反覆出現的工程成本 |
| NS | next state | [數字邏輯]下一狀態 |
| OPC | Optical and Process Correction | 光刻工藝修正 |
| PAL | Programmable Array Logic | [PLD相關]可程式設計陣列邏輯 |
| PCIe | Peripheral Component Interconnect Express | 外設元件互連標準 |
| PLA | Programmable Logic Array | [PLD相關]可程式設計邏輯陣列（上面這兩個不一樣>_<） |
| PLD | Programmable Logic Device | [PLD相關]可程式設計邏輯器件 |
| PLL | Phase Locked Loop | 鎖相環，一般用於時鐘性倍頻電路 |
| POS | Product of Sum | [數字邏輯]和之積 |
| PROM | Programmable Read Only Memory | [PLD相關]可程式設計只讀儲存器 |
| PS | previous state | [數字邏輯]當前狀態 |
| QFN | Quad Flat No-leadPackage | 方形扁平無引腳封裝 |
| RAM | Random Access Memory | 隨機儲存器 |
| RF | Radiation Frequency | 發射頻率，射頻 |
| RISC | Reduced Instruction Set Computer | 精簡指令集計算機 |
| ROM | Read Only Memory | [PLD相關]只讀儲存器，具有非易失性。 |
| RTL | Register Transformation Level | 暫存器傳輸級 |
| SCL | Serial Clock(猜測) | [通訊相關]I2C匯流排中的序列時鐘線 |
| SDA | Serial Data(猜測) | [通訊相關]I2C匯流排中的序列資料線 |
| SoC | System on Chip | 單晶片系統設計 |
| SOP | Sum of Product | [數字邏輯]積之和 |
| SRAM | Static Random Access Memory | [PLD相關]靜態隨機存取儲存器 |
| SSI | Small-scale intergrated circuit | 小規模積體電路 |
| STA | Static Timing Analysis | 靜態時序分析 |
| TCL | Tool Command Language | 工具命令語言。Vivado內建了Tcl Shell，可以利用它完成設計流程。 |
| TTL | Transistor-Transistor Logic | [通訊相關]TTL電平標準，規定+5V等價於邏輯1，0V等價於邏輯0 |
| UART | Universal Asynchronous Receiver/Transmitter | [通訊相關]通用非同步收發傳輸器 |
| USART | Universal Synchronous/Asynchronous Receiver/Transmitter | 通用同步/非同步序列接收/傳送器 |
| UUT | Unit Under Test | [FPGA相關]待測單元 |
| UWB | Ultra Wideband | 一種無載波通訊技術 |
| VHDL | VHSIC(Very High Speed IC) Hardware Description Language | 一種硬體描述語言 |
| Vivado | Vivado | FPGA廠商賽靈思公司2012年釋出的整合設計環境 |
| VLSI | Very-large-scale integrated circuit | 超大規模積體電路 |
| XDC | Xilinx Design Constraints | 添加了xilinx專有物理約束的SDC約束. |