前言：

在有些情況需要我們在走線時在某些區域的時候，線是細的，例如BGA封裝的FPGA在引出線的時候，我們希望在FPGA內部的線細，出了FPGA後，線變粗。如圖：

這就用到了區域的規則約束。

實現：

步驟1、調出約束管理器

對於走線部分的約束是物理約束

然後在左邊框裡選擇

步驟2、建立一個”標籤“（CSet）

在Physical Constraint Set中選中ALL Layers，如圖建立一個”標籤”（CSet）。

然後設定裡邊引數

步驟3、建立一個Constraint Region（規則約束區域）

Add->Rectangle，Options設定成

畫出你要的區域。之後點選

並選中剛畫的區域，在Options中Assign to Region中輸入你定義的區域的名字。假如是FPGA，右鍵done。

回到約束管理器中在Region欄中All Layers中新新增的FPGA打上步驟2中建立的”標籤“FPGA_CSET。

至此，約束區域就建立了起來，如果在這之後，線從這裡經過，在這區域裡的線就會遵循這裡的規則。