1. 程式人生 > >EDA軟體_Cadence_Allegro 16.6元器件封裝製作

EDA軟體_Cadence_Allegro 16.6元器件封裝製作

元器件封裝的基本組成

1、元器件腳Padstack 2、元器件外框Assembly outline,Silkscreen outline 3、限制區Package Boundary,Via Keepout 4、標誌Labels(Device,RefDes,Value,Tolerance,Part Number)

元器件封裝所需的CLASS/SUBCLASS

序號 CLASS SUBCLASS 元器件要素 備註
1 Etch Top PAD/PIN(通孔或標貼孔)
Shape(貼片IC下的散熱銅箔)
必要,有電導性
2 Etch Bottom PAD/PIN(通孔或盲孔)
視需要而定,有電導性
3 Package Geometry Pin_Number 對映原理圖元器件的引腳號,如果焊盤無標號,表示原理圖不關心這個引腳或機械孔 必要
4 Ref Des Silkscreen_Top 元器件的序號 必要
5 Component Value Silkscreen_Top 元器件型號或元器件值 必要
6 Package Geometry Silkscreen_Top 元器件外形和說明,如線條、弧、字、Shape等 必要
7 Package Geometry Place_Bound_Top 元器件佔用的面積和高度 必要
8 Route Keepout Top 禁止佈線區 視需要而定
9 Via Keepout Top 禁止放過孔 視需要而定

元器件封裝的製作流程

1、新建工作環境,Drawing Type選擇Package symbol,命名並設定儲存路徑。 2、設定環境屬性,包括設定繪圖區域大小,格點間距和顯示狀態。 3、擺放引腳焊盤,Layout->Pins,設定option選項卡,設定焊盤型號,數量等引數,然後在繪圖區手動放置或者通過命令視窗輸入座標來實現放置。 4、設定器件外形,Setup->Areas->Package Boundary,選擇Subclass為Place_Bound_Top,手動或者輸入命令來實現繪製。 5、設定器件高度,Setup->Areas->Package Height,選擇Subclass為Place_Bound_Top,選中該元器件,在Max Height中輸入器件高度。
6、新增絲印外形,Add->Line,選擇Subclass為Silkscreen_Top,手動或者輸入命令來實現繪製。 7、新增絲印層標誌,Layout->Labels->RefDes,選擇Subclass為Silkscreen_Top,在1號引腳旁邊單擊滑鼠左鍵,輸入U*,選擇Done完成。 8、新增裝配層,Add->Line,選擇Subclass為Assembly_Top,手動或者輸入命令來實現繪製。 9、新增裝配層標誌,Layout->Labels->RefDes,選擇Subclass為Assembly_Top在器件內部單擊滑鼠左鍵,輸入U*,選擇Done完成。 10、儲存元器件。 以上為常規元器件封裝製作的完整流程,為了增加對器件的描述,有時還會新增元器件型別,方法如下: Layout->Labels->Device,選擇Subclass為Assembly_Top在器件內部單擊滑鼠左鍵,輸入Devicetype,選擇Done完成。器件修改後都要記得儲存。 備註: Place_Bound_Top:是元器件封裝實際大小,用來防止兩個元器件疊加在一起不報錯。
Silkscreen_Top:字元層,一般稱頂層字元或元件面字元,為各元器件的外框及名稱標識等。 Assemly_Top:裝配層,就是元器件的實際大小,用來產生元器件的裝配圖,貼片焊接的時候會用到,也可以使用此層進行佈局。

參考文獻

《Cadence高速電路板設計與模擬——原理圖與PCB設計》

相關推薦

EDA軟體_Cadence_Allegro 16.6元器件封裝製作

元器件封裝的基本組成 1、元器件腳Padstack 2、元器件外框Assembly outline,Silkscreen outline 3、限制區Package Boundary,Via Keepout 4、標誌Labels(Device,RefDes,Valu

EDA軟體_Cadence_Allegro 16.6更改字型大小

    使用Allegro進行PCB設計時,有時需要更改絲印的大小及粗細,進行這些操作的具體方法如下。 更改字型的大小 選單欄選擇Edit-->Change,右側彈出Options選項,選擇Class : New subclass = Ref Des : Sil

EDA軟體_Cadence_Allegro 16.6進行尺寸標註

    Allegro 16.6繪製機械框做尺寸標註卻找不到設定選單,折騰好一會後準備來貼吧裡求救了,做了最後一下努力結果然後給找到了。有時候在努力堅持過之後沒有效果,先不要放棄,可以再想想方法,再努力一下,也許就多堅持一小會,一切都會不一樣。     不過想罵人,舊的

Cadence Allegro貼片和外掛元器件封裝製作流程總結

本文參考了“Cadence Allegro元件封裝製作流程”,在它的基礎上進行了重新梳理。 目錄

PCB封裝設計-基於cadence allegro 16.6,視訊上線

今天設計了一個小封裝,給大家分享一下。今天主要同步了我的各個網站的視訊,蠻累,希望大家支援,不知道在這條開源的路上能做多久。 youtube頻道: https://www.youtube.com/watch?v=7X7ucPfn8pU&t=10s B站: ht

16.4 配置Tomcat監聽80端口 16.5/16.6/16.7 配置Tomcat虛擬主機 16.8 Tomcat日誌

16.4 配置tomcat監聽80端口 16.5/16.6/16.7 配置tomcat虛擬主機 16.8 tomcat日誌16.4 配置Tomcat監聽80端口16.5/16.6/16.7 配置Tomcat虛擬主機16.8 Tomcat日誌擴展邱李的tomcat文檔 https://www.linuser

2018-1-16 6周2次課

刪除 正則表達 範圍 英文 sed的用法 字母 term 但是 com 9.4/9.5 sed sed的用法 也支持+號但是得拖意不想拖意在-n後面加個r如下 匹配兩次o如下 匹配或者如下 sed打印指定的行比如2行如下 指定行的範圍比如

16.4 配置Tomcat監聽80端口 16.5/16.6/16.7 配置Tomcat虛擬主機 16

技術分享 主機 tomcat日誌 9.png tom ges text 分享圖片 虛擬主機 16.4 配置Tomcat監聽80端口 16.5/16.6/16.7 配置Tomcat虛擬主機 16.8 Tomcat日誌16.4 配置Tomcat監聽80端口 16.5/16

軟體測試(6)——自動化測試

文章目錄 自動化測試 手工測試和自動化測試 手工測試侷限性 自動化測試好處 適用場合 體系評估 原理和方法 自動化測試 軟體測試工作量很大,其中許多操作是重複性

React 16.6新API

一.概覽 新增了幾個方便的特性: React.memo :函式式元件也有“shouldComponentUpdate”生命週期了 React.lazy :配合Suspense特性輕鬆優雅地完成程式碼拆分(Code-Splitting) stat

20181118-軟體開發架構6

學習目標   聽<軟體架構相關音訊>軟體開發架構一節      待解決問題   構件的概念 ?     構件是面向軟體體系架構的可複用軟體模組。構件(comp

[電子雜談] 覆蓋膜保護方式內建元器件PCB製作技術研究

內建元器件PCB是指將電阻、電容等元器件埋入PCB內部形成的產品,有效縮小連線引線長度,減少表面焊接元器件及焊接數量,確保焊接品質;同時能有效保護元器件,減輕元件間的電磁干擾,保證訊號傳輸穩定性,提高IC效能。傳統的內建元器件PCB製作工藝存在內層棕化膜高溫變色、棕化後停留時

照片動感影集製作軟體哪個好?如何快速製作精美、酷炫的效果?

把照片做成動感影集是現在非常流行的照片分享方式。抖音上獲得百萬讚的照片動感影集,把照片運用上精美酷炫效果後做成的視訊。那麼,照片動感影集製作軟體哪個好?怎麼才能快速上手,製作一個效果高大上的動感影集? 大家可以試試國內比較流行的數碼大師,功能還是很齊全的。製作照片動感影集可以直接利用數碼大

比特幣鑽石BCD挖礦軟體T-RES0.6.10上線算力+42%

自9月5號幣安開放比特幣鑽石BCD充提以來,BCD的熱度一直不減,全網算力從360G幾小時之間漲到900G。 居高不下的全網算力使得礦工挖礦難度加大,收益相較之前來說大幅度減少,很多礦工都說無利可圖。 就在這時,新的BCD挖礦軟體T-RES0.6.10上線,算力

Cadence 16.6 Capture多個器件同步到Allegro的方法

如果每次capture只點擊一個元器件,再在Allegro中擺放會花費很多時間,如果能夠按照功能模組的思路,一次選中一個功能模組的全部元器件,再同步到Allegro,並可以在Allegro中同時操作這些元器件,這樣會大大提高PCB佈局效率。 本文介紹瞭如何在capture選

Cadence Allegro 16.6的Primary Gap、Air Gap、Neck Gap和Min Line Spacing都是指內間距

簡單地說,Primary Gap、Air Gap、Neck Gap和Min Line Spacing都是內間距的概念。 比如在專案上有個差分訊號BSCU_UTC_IN_P和BSCU_UTC_IN_N,約束管理器中對此差分訊號的Top層的設定為: Min Line Widt

allegro 16.6 使用備忘

1 新增過孔檔案   開啟PCB Editor,選擇Setup->Constraints->Constraint Manager,選擇Physical->All Layers->Vias,進入Edit Via List. 在此介面中可選擇可使用個

訊息中介軟體activeMQ(6

訊息總是從生產者傳送到中介軟體再有中介軟體傳送給消費者。 訊息從broker傳送到消費者之後,為了使訊息能夠被正確的消費,引入了ACK機制來進行訊息的確認。 概念一: optimizeACK     "可優化的ACK",這是ActiveMQ對於consumer在訊息

Cadence 16.6 Allegro鋪銅後去掉貼片元件焊盤之間銅皮的方法

簡單地說,先測量得到要處理的元件的焊盤中心間距,然後開啟Shape -> Global Dynamic Params -> Void Controls選項卡,Create pin voids選擇In-line,Distance between pins設定的比焊盤

[CareerCup] 16.6 Synchronized Method 同步方法

16.6 You are given a class with synchronized method A and a normal method B. If you have two threads in one instance of a program, can they both execute