今天還是繼續學習時鐘

今天看晶片手冊的時候，發現自己昨天好敷衍。。今天必須要來做點補充，不然虛的慌

第一、安全裝置watchdog

首先看下watchdog整體裝置：

看門狗要復位輸出脈衝訊號，從Generate Output Pulsemo模組來看，有兩個控制條件：SCSR.WDENINT（選擇輸出訊號）和輸入一個有邊沿跳變的脈衝訊號（上圖所示1），這裡我們就不重點討論WDENINT取值了，因為我們現在要做的是關閉看門狗，無復位訊號輸出。

上圖所示的方框1，是一個二輸入或門，也就是方框2或者看門狗計數器模組任何一個有高電平的跳變訊號，或門輸出就是一個高脈衝訊號，也就是有復位訊號產生，這顯然和我們的本意是不相符的，我們現在要做的是使方框2和看門狗計數器都輸出低電平。

對於方框2，是一個異或門，也就是當兩端輸入的電平是一樣時，輸出為低電平，否則輸出高電平。通過上面的分析，我們需要該異或門輸出低電平，也就是兩端輸入保持一直，就需要WDCR.WDCHK=101B。

對於看門狗計數器，有一個輸入訊號和一個復位控制訊號，也就是有兩種辦法讓計數器輸出保持低電平：無輸入訊號和週期性寫復位訊號。當看門狗使能位WDCR.WDDIS=1，使能禁止，就會導致無輸入訊號；週期性寫復位訊號，也就是看門狗復位金鑰暫存器WDKEY先寫一個0x55，然後再寫一個0xAA，就會產生一個復位訊號。在這裡我有個疑問，金鑰暫存器的輸出連到一個單邊先取反再或的一個二輸入或門，由於或門的另一端是直連一個高電平，然後取反，也就是這端輸入始終保持低電平，或門的輸出值也就是等於金鑰暫存器的輸出值，那既然這樣的話，這個或門在這裡有什麼其他的神奇作用呢？歡迎各路大神吐槽指點。

好了，囉嗦到這裡，昨天關閉看門狗那一條語句SysCtrlRegs.WDCR= 0x0068也就很清晰明瞭了，那繼續下一個時鐘問題。

第二、時鐘源

廢話不多說，還是先上圖，再一步一步的分析：

圖中這麼多圈圈框框的，有沒有暈暈的感覺，昨天我就是看這個圖特煩躁（還沒有圈圈框框），走向繞來繞去的，今天反省了下，靜下心好好的看了下這個結構圖，還是so easy的嘛，就是幾個開關選擇器而已，來，一起來看下怎麼簡單：

首先，該晶片總共可以有四個時鐘源，內部振盪器1、內部振盪器2、晶體振盪器、外部時鐘輸入，這四個時鐘源具體接入方法大家直接看上面這個圖就知道了，我就不囉嗦了，其中INTOSCnTRIM是對內部10M時鐘訊號進行粗調和細調的。

上面所有的圈圈框框，除了XCLK[XCLKINSEL]控制訊號以外，其他都是由CLKCTL時鐘控制暫存器控制的。

假設我們現在需要以內部振盪器1為時鐘源，那就要關閉內部振盪器2、晶體振盪器、外部輸入時鐘。

先來操作最簡單的，關閉晶體振盪器和外部輸入時鐘，如上圖的左下角，也就是XTALOSCOFF=1、XCLKINOFF=1，這兩個時鐘源模組輸出訊號為低電平了，也就是左下角那個異或門輸出為低電平；

再來關閉內部振盪器2，只要INTOSC2OFF控制訊號為低電平，內部振盪器2就關閉了。

最後就是輸出內部振盪器1的時鐘訊號。最重要的是開啟內部振盪器的控制訊號INTOSC1OFF=0，然後就是把該訊號送到CPU時鐘模組，時鐘模組一般由PLL鎖相環電路構成，所以我們只要把時鐘基準訊號送到PLL模組，也就是方框2，使OSCCLKSRCSEL=0，其他幾個輸出訊號是watchdog和timer2的，若需要，開啟相應的開關狀態即可。

至此，昨天打醬油的東西全部複習了一遍。

第三、PLL鎖相環

剛才第二點最後也說了，時鐘源基準訊號是送到PLL鎖相環電路進行相應的調理之後才能作為系統時鐘的，PLL鎖相環電路場景分為兩種：正常模式和跛行模式。

簡單來說（還是習慣性的先上圖），PLL工作模式如下：

從圖中看，主要由兩個暫存器控制PLL鎖相環裝置：PLLCR、PLLSTS，下面我們來看下這兩個暫存器：

先看簡單的PLLCR：

從上面很直觀明瞭的知道，PLLCR[DIV]和PLLSTS[DIVSEL]組合起來進行時鐘調理，獨立看是沒有意義的。

那我們現在來看下PLLSTS的暫存器結構：

這又是噼裡啪啦一大串英文解說，每當這個時候，恨不得自己身邊坐著一個英語過八級的漂亮女朋友，可惜陪我的只有有道詞典，關鍵還翻譯的不準確，只能半翻譯半猜測了。

吐槽完了，我們再來看最開始那個PLL流轉圖，我們用到只是PLLSTS[OSCOFF]和PLLSTS[PLLOFF]，其中OSCOFF是PLL時鐘選擇控制位，而PLLOFF是PLL的使能位，PLLSTS[DIVSEL]和PLLCR[DIV]是配合使用的。有點要注意的是，在寫入 PLLCR 前，PLLSTS[DIVSEL] 必須為 0，而只有當 PLLSTS[PLLOCKS]=1 時才應被改變。

說了那麼多廢話，最後來一個PLL鎖相環調整電路的整體流程思路（當然來自晶片手冊）：

簡單的複述下流程：

1、檢查PLLSTS[MCLKSTS]位是否為1，為1說明CPU工作在跛行模式，要趕緊做出相應的調整了；

2、當PLLSTS[MCLKSTS]位恢復為0後，檢查PLLSTS[DIVSEL]是否為2或者3，如果是，直接把PLLSTS[DIVSEL]設定為0；

3、當上一步檢查到PLLSTS[DIVSEL]不為2或者3時，把PLLSTS[MCLKOFF]設為1，關閉振盪器故障檢測，這樣就不會在調整PLLCR期間再次進入跛行模式；

4、設定PLLCR[DIV]的值；

5、檢查PLLSTS[PLLLOCKS]值是否為1，也就是PLLCR是否完成寫入鎖定；

6、當完成PLL完成鎖定後，開啟振盪器故障檢測；

7、如果有需要，調整PLLSTS[DIVSEL]的值，但是有點需要注意，PLLSTS[DIVSEL]調整為1或2時，可以直接設定，當調整為3時，先調整到2，再調整到3。

流程也講完了，現在我們來看下示例程式：

InitPll(12,2);

void InitPll(Uint16 val, Uint16 divsel)
{
   volatile Uint16 iVol;

   // Make sure the PLL is not running in limp mode
   if (SysCtrlRegs.PLLSTS.bit.MCLKSTS != 0)
   {
      EALLOW;
      // OSCCLKSRC1 failure detected. PLL running in limp mode.
      // Re-enable missing clock logic.
      SysCtrlRegs.PLLSTS.bit.MCLKCLR = 1;
      EDIS;
      // Replace this line with a call to an appropriate
      // SystemShutdown(); function.
      asm("        ESTOP0");     // Uncomment for debugging purposes
   }

   // DIVSEL MUST be 0 before PLLCR can be changed from
   // 0x0000. It is set to 0 by an external reset XRSn
   // This puts us in 1/4
   if (SysCtrlRegs.PLLSTS.bit.DIVSEL != 0)
   {
       EALLOW;
       SysCtrlRegs.PLLSTS.bit.DIVSEL = 0;
       EDIS;
   }

   // Change the PLLCR
   if (SysCtrlRegs.PLLCR.bit.DIV != val)
   {
      EALLOW;
      // Before setting PLLCR turn off missing clock detect logic
      SysCtrlRegs.PLLSTS.bit.MCLKOFF = 1;
      SysCtrlRegs.PLLCR.bit.DIV = val;
      EDIS;

      // Optional: Wait for PLL to lock.
      // During this time the CPU will switch to OSCCLK/2 until
      // the PLL is stable.  Once the PLL is stable the CPU will
      // switch to the new PLL value.
      //
      // This time-to-lock is monitored by a PLL lock counter.
      //
      // Code is not required to sit and wait for the PLL to lock.
      // However, if the code does anything that is timing critical,
      // and requires the correct clock be locked, then it is best to
      // wait until this switching has completed.

      // Wait for the PLL lock bit to be set.

      // The watchdog should be disabled before this loop, or fed within
      // the loop via ServiceDog().

      // Uncomment to disable the watchdog
      DisableDog();

      while(SysCtrlRegs.PLLSTS.bit.PLLLOCKS != 1)
      {
          // Uncomment to service the watchdog
          // ServiceDog();
      }

      EALLOW;
      SysCtrlRegs.PLLSTS.bit.MCLKOFF = 0;
      EDIS;
    }

    // If switching to 1/2
    if((divsel == 1)||(divsel == 2))
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.DIVSEL = divsel;
        EDIS;
    }

    // If switching to 1/1
    // * First go to 1/2 and let the power settle
    //   The time required will depend on the system, this is only an example
    // * Then switch to 1/1
    if(divsel == 3)
    {
        EALLOW;
        SysCtrlRegs.PLLSTS.bit.DIVSEL = 2;
        DELAY_US(50L);
        SysCtrlRegs.PLLSTS.bit.DIVSEL = 3;
        EDIS;
    }
}

經過之前的流程分析，程式分析起來是不是很簡單了，呵呵，我提兩個點：當檢查到跛行模式後，強制把MCLKCLR置1，就是為了退出時鐘檢測電路；另外，他的程式沒有檢測PLLSTS[DIVSEL]是否為2或3，而是直接檢測是否為0，然後在處理子函式中關閉檢測電路。

第四、外設時鐘

對於外設時鐘這點還真的沒什麼好講的，當暫存器對應的位置1時，就是使能輸出，否則就是使能禁止，直接貼圖了：

上面那幾個貼圖是外設時鐘控制暫存器的，不同的暫存器不同的位對應不同的外設

還有一個低速外設時鐘預分頻器暫存器LOSPCP

貼圖貼完了，再看示例程式了：

void InitPeripheralClocks(void)
{
   EALLOW;

// LOSPCP prescale register settings, normally it will be set to default values

   GpioCtrlRegs.GPAMUX2.bit.GPIO18 = 3;  // GPIO18 = XCLKOUT
   SysCtrlRegs.LOSPCP.all = 0x0002;

// XCLKOUT to SYSCLKOUT ratio.  By default XCLKOUT = 1/4 SYSCLKOUT
   SysCtrlRegs.XCLK.bit.XCLKOUTDIV=2; // Set XCLKOUT = SYSCLKOUT/1

// Peripheral clock enables set for the selected peripherals.
// If you are not using a peripheral leave the clock off
// to save on power.
//
// Note: not all peripherals are available on all 2802x derivates.
// Refer to the datasheet for your particular device.
//
// This function is not written to be an example of efficient code.

   SysCtrlRegs.PCLKCR0.bit.ADCENCLK = 1;       // ADC
   SysCtrlRegs.PCLKCR3.bit.COMP1ENCLK = 1;     // COMP1
   SysCtrlRegs.PCLKCR3.bit.COMP2ENCLK = 1;     // COMP2
   SysCtrlRegs.PCLKCR3.bit.CPUTIMER0ENCLK = 1; // CPU Timer-0
   SysCtrlRegs.PCLKCR3.bit.CPUTIMER1ENCLK = 1; // CPU Timer-1
   SysCtrlRegs.PCLKCR3.bit.CPUTIMER2ENCLK = 1; // CPU Timer-2
   SysCtrlRegs.PCLKCR1.bit.ECAP1ENCLK = 1;     // eCAP1
   SysCtrlRegs.PCLKCR1.bit.EPWM1ENCLK = 1;     // EPWM1
   SysCtrlRegs.PCLKCR1.bit.EPWM2ENCLK = 1;     // EPWM2
   SysCtrlRegs.PCLKCR1.bit.EPWM3ENCLK = 1;     // EPWM3
   SysCtrlRegs.PCLKCR1.bit.EPWM4ENCLK = 1;     // EPWM4
   SysCtrlRegs.PCLKCR3.bit.GPIOINENCLK = 1;    // GPIO
   SysCtrlRegs.PCLKCR0.bit.HRPWMENCLK=1;       // HRPWM
   SysCtrlRegs.PCLKCR0.bit.I2CAENCLK = 1;      // I2C
   SysCtrlRegs.PCLKCR0.bit.SCIAENCLK = 1;      // SCI-A
   SysCtrlRegs.PCLKCR0.bit.SPIAENCLK = 1;      // SPI-A

   SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC = 1;      // Enable TBCLK within the EPWM

   EDIS;
}

是不是都能看的明白，雖然要翻閱晶片手冊，但至少能明白每個語句的含義了，方便直接後續調整了。

到這裡，我們就把F2802x_SysCtrl.c檔案全部講完了，有沒有收穫，我有點，但是好睏現在，又是兩點，白天太忙，沒時間讓我做小動作，菊花廠的工作還是很繁忙的，關鍵是我白天的工作和晚上的學習完全沒關聯，長久下去會不會人格分裂，好擔心，去洗澡壓壓驚了。

菜鳥交流qq群107691092