1. 程式人生 > >verilog define 用法

verilog define 用法

典型用法:

        在module外定義巨集 `define a 8 //無等號無分號

        使用時 (1) b<=`a +3; //用`a,不是a

                     (2) `define b (`a+3)  //用`a,不是a

         即,自巨集定義之後,使用此巨集均需加`

若一個巨集在多個檔案中使用,可以將此巨集在多個檔案中定義,或者將其放入單獨的一個.v檔案中,在使用它的檔案中新增 `include "**.v".

另,define可以和parameter配合使用,效率高,可讀性強