前言

修改核心引數

&ldb {
    status = "okay";
    split-mode;

    [email protected] {
        reg = <0>;
        crtc = "ipu2-di0";
        fsl,data-mapping = "spwg";
        fsl,data-width = <24>;
        status = "okay";

        display-timings {
            native-mode = <&timing0>;
            timing0: hsd100pxn1 {
                clock-frequency = <150000000>;
                hactive = <1920>;
                vactive = <1080>;
                hback-porch = <220>;//表示從水平同步訊號開始到一行的有效資料開始之間的VCLK的個數
                
		hfront-porch = <40>;//表示一行的有效資料結束到下一個水平同步訊號開始之間的VCLK的個數
                
		vback-porch = <21>;//VBPD(vertical back porch)：表示在一幀影象開始時，垂直同步訊號以後的無效的行數
                
		vfront-porch = <19>;//VFBD(vertical front porch)：表示在一幀影象結束後，垂直同步訊號以前的無效的行數VSPW
		(vertical sync pulse width)：表示垂直同步脈衝的寬度，用行數計算 
                
		hsync-len = <60>;//HSYNC訊號有效時，表示一行資料的開始，訊號寬度為（HSPW+ 1）個VCLK訊號週期，即（HSPW +1）個無效畫素； 
		HSYNC訊號脈衝之後，還要經過（HBPD +1）個VCLK訊號週期，有效的畫素資料才出現； 隨後發出（HOZVAL+ 1）個畫素的有效資料； 
		最後是（HFPD +1）個無效的畫素； 
                
		vsync-len = <10>;//VSYNC訊號有效時，表示一幀資料的開始， 訊號寬度為（VSPW +1）個HSYNC訊號週期，即（VSPW +1）個無效行； 
		VSYNC訊號脈衝之後，總共還要經過（VBPD+ 1）個HSYNC訊號週期，有效的行資料才出現； 所以，在VSYNC訊號有效之後，還要經過（VSPW +1 + VBPD + 1）個無效的行； 
            };
        };
    };

    
 
[email protected] {
        reg = <1>;
        crtc = "ipu2-di1";
        fsl,data-mapping = "spwg";
        fsl,data-width = <24>;
        status = "okay";
        primary;

        display-timings {
            native-mode = <&timing1>;
            timing1: hsd100pxn1 {
                clock-frequency = <150000000>;
                hactive = <1920>;
                vactive = <1080>;
                hback-porch = <220>;
                hfront-porch = <40>;
                vback-porch = <21>;
                vfront-porch = <19>;
                hsync-len = <60>;
                vsync-len = <10>;
            };
        };
    };
};
 

總結