這裡簡單說一下Makefile的寫法，主要是個人的喜歡寫法，複雜的語法部門沒有加入，只是一些簡單的入門，同時也是我經常使用的。

常用的函式

在Makefile中也是有一些我們常用的函式的，簡單的比如：

addprefix

主要功能就是增加字首,用法如下：

$(addprefix PREFIX,NAMES...)

例子：

$(addprefix src/,foo.c bar.c)

得到的列表為src/foo.c src/bar.c

addsuffix

增加字尾，用法與addsuffix類似,用法如下：

$(addsuffix PREFIX,NAMES...)

例子：

$(addsuffix c,foo bar)

得到的列表為foo.c bar.c

wildcard

獲取當前目錄下符合條件的檔案，也是使用一個簡單的例子：

SRC_FILES = $(wildcard *.c *.cpp)

此時會將資料夾內的c和cpp檔案賦值給SRC_FILES，後續可以使用這個變數進行處理。wildcard的語法是：

$(wildcard PATTERN...)

在Makefile中，他被展開為已經存在的，使用空格分開的並且匹配此模式的檔案列表。通常會使用萬用字元進行匹配，如果匹配不到任何檔案，則會返回空。

patsubst

這個函式主要用匹配替換，還是先出一個例子：

OBJS = $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SRC_FILES)))

上面這個離職中，OBJS的值會是$(SRC_FILES)中所有檔案的名字，但是以.o最為副檔名。patsubst的語法規則如下：

$(patsubst %.c,%.o,$(file_list))

patsubst有三個引數，分別是：
1. 第一個引數是需要匹配的樣式
2. 第二個引數是替換後的樣式
3. 第三個引數是以空格隔開的需要處理的列表

一般都是用於生成.o的列表，然後通過依賴關係依次展開。

內建變數

下面三個並不常用，也比較難理解，所以我加了一個例子，這裡把%.o:%.c展開寫，併為了區分$<和$^稍作修改：

cpp_func.o : cpp_func_1.cpp cpp_func_2.cpp

此時，
- [email protected] | cpp_func.o
- $< | cpp_func_1.cpp
- $^ | cpp_func_1.cpp cpp_func_2.cpp
- $? | cpp_func_1.cpp cpp_func_2.cpp
- $% | 這種情況下應該是空的
- $* | cpp_func(但是上面的沒有使用%.o這種形式去推到，上面那麼寫並不一定會是這樣的)

外部變數賦值

這個比較簡單，用一個比較簡單的例子就可以很明確了：

SRC_FILE = $(in)

在執行make的時候，在shell裡面如下輸入即可：

make all in=hello_world.cpp

簡單的一個Makefile例項

XX = g++
CC = g++
CFLAGS = -g
CFLAGSXX = -g --std=c++11
INC = -I./
LIB = -L./
TARGET = test_hello
SRC_FILES = $(wildcard *.c *.cpp)
OBJS = $(patsubst %.c,%.o,$(patsubst %.cpp,%.o,$(SRC_FILES)))

%.o:%.c
    @echo "excu $(CC) -c $< -o [email protected] $(CFLAGS) $(INC)"
    $(CC) -c $< -o [email protected] $(CFLAGS) $(INC)

%.o:%.cpp
    @echo "excu $(XX) -c $< -o $(CFLAGSXX) $(INC)"
    $(XX) -c $< -o [email protected] $(CFLAGSXX) $(INC)

$(TARGET):$(OBJS)
    @echo "make [email protected] by $^"
    $(XX) $^ -o [email protected] $(CFLAGS) $(INC) $(LIB)
    $(RM) *.o $(OBJS)

all:$(TARGET)
    @echo "make all"

clean:
    $(RM) $(TARGET) $(OBJS)

test:$(TARGET)
    @echo "make test"
    ./$(TARGET)