1. 程式人生 > >關於FPGA四輸入、六輸入基本邏輯單元LUT的一點理解

關於FPGA四輸入、六輸入基本邏輯單元LUT的一點理解

       我們知道FPGA由LUT、IO介面、時鐘管理單元、儲存器、DSP等構成,我覺得最能代表FPGA特點的就是LUT了。當然不同廠家、同一廠家不同階段FPGA的LUT輸入數量是不同的,隨著技術的發展,LUT的輸入數量也在增加。

       作為FPGA最基本的電路單元,承擔著各種電路功能的實現,如果能夠理解LUT對電路的實現及影響,對我們進行FPGA開發及優化有著至關重要的作用。如果電路的輸入數量遠大於LUT的輸入數量,LUT在實現電路時必然採用級聯方式,級聯數量必定會造成電路的延時,有時候會嚴重製約系統的最高執行頻率。

       如果我們能夠理解好這一點,那麼我們在設計電路的時候就要儘量避免級聯級數太多,對電路進行優化,比如插入暫存器等方式來減少電路的延時,保證系統的正常執行。

附XILINX 7Series基本邏輯單元框圖