（一）為什麼要編寫Makefile

 我們自己平常在linux下編譯原始檔時，當然可以使用gcc -Wall -g main.c -o main這樣的命令一個一個編譯，但是一個工程中的原始檔不計其數，其按型別、功能、模組分別放在若干個目錄中，我們一個個編譯是極其花費時間的，也是不可取的。

makefile帶來的好處就是——“自動化編譯”，一旦寫好，只需要一個make命令，整個工程完全自動編譯，極大的提高了軟體開發的效率。

makefile定義了一系列的規則來指定，哪些檔案需要先編譯，哪些檔案需要後編譯，哪些檔案需要重新編譯，甚至於進行更復雜的功能操作，因為 makefile就像一個Shell指令碼一樣，其中也可以執行作業系統的命令。

    我們只需要使用vi Makefile命令建立一個新的Makefile檔案，等我們編寫好後，只需要使用make 命令就可執行編譯操作。這裡我們建立兩個.c檔案，使用他們生成目標檔案：

1. .PHONY:clean  
2. OBJECTS=01.o 02.o  
3. main:$(OBJECTS)  
4.     gcc -Wall -g $^ -o [email protected]  
5. 01.o:01.c  
6.     gcc -Wall -g -c $< -o [email protected]  
7. 02.o:02.c  
8.     gcc -Wall -g -c $< -o [email protected]
     
9. clean:  
10.     rm -f main $(OBJECTS)  

1. .PHONY:clean all  
2. CC=gcc  
3. CFLAGS=-Wall -g  
4. BIN=main  
5. SUBDIR=$(shell ls -d */)          
6. ROOTSRC=$(wildcard *.c)  
7. SUBSRC=$(shell find $(SUBDIR) -name '*.c')  
8. SUBOBJ=$(SUBSRC:%.c=%.o)  
9. $(BIN):$(ROOTOBJ) $(SUBOBJ)  
10.     $(CC) $(CFLAGS) $(ROOTOBJ) $(SUBOBJ) -o $(BIN)  
11. .c.o:  
12.     $(CC) $(CFLAGS) -c $< -o [email protected]  
13. clean:  
14.     rm -f *.o $(BIN) $(ROOTOBJ) $(SUBOBJ)  

1. 01資料夾下的Makefile  
2. CC  =gcc  
3. BIN =01  
4. OBJS =01.o  
5. .PHONY: all clean print  
6. all:print $(BIN)  
7. print:  
8.     @echo "----make all in $(PWD)-----"
9. #$(BIN):$(OBJS)
10. #   $(CC) $(OBJS) -o [email protected]
11. %.o:%.c  
12.     $(CC) -c $<  
13. clean:  
14.     @echo "----make clean in $(PWD)---"
15.     rm -f $(BIN) $(OBJS)  

1. 02資料夾下的Makefile  
2. （這裡02資料夾下為.cpp檔案）  
3. CXX =g++  
4. BIN =02  
5. OBJS =02.o  
6. CPPFLAGS =-Wall -g  
7. .PHONY: all clean print  
8. all:print $(BIN)  
9. print:  
10.     @echo "-----make all in $(PWD)----"
11. $(BIN):$(OBJS)  
12.     $(CXX) $(CPPFLAGS) $(OBJS) -o [email protected]  
13. %.o:%.cpp  
14.     $(CXX) -c $<  
15. clean:  
16.     @echo "----make clean in $(PWD)----"
17.     rm -f $(BIN) $(OBJS)  

1. 資料夾同級目錄下的Makefile檔案  
2. SUBDIRS =01 02  
3. .PHONY:default all clean $(SUBDIRS)  
4. default:all  
5. all clean:  
6.     $(MAKE) $(SUBDIRS) [email protected]  
7. $(SUBDIRS):  
8.     $(MAKE) -C [email protected] $(TARGET)  

上面兩個很好理解，最後的這個Makefile檔案中，$(MAKE)代表make命令，TARGET預設是第一個即all，$(MAKE) -C(大寫)代表進入到01 02的Makefile中，執行引數為TARGET的操作。

當我們執行make clean時，TARGET即為clean

更深入的內容請參考：http://blog.csdn.net/haoel/article/details/2886/