1：為您的電源選擇正確的工作頻率 歡迎來到電源設計經驗談！隨著現在 對更高效、更低成本電源解決方案需求的 強調，我們建立了該專欄，就各種電源管 理課題提出一些對您有幫助的小技巧。該 專欄面向各級設計工程師。無論您是從事 電源業務多年還是剛剛步入電源領域，您 都可以在這裡找到一些極其有用的資訊， 以幫助您迎接下一個設計挑戰 為您的電源選擇最佳的工作頻率是 一個複雜的權衡過程，其中包括尺寸、效 率以及成本。通常來說，低頻率設計往往 是最為高效的，但是其尺寸最大且成本也 最高。雖然調高頻率可以縮小尺寸並降低 成本，但會增加電路損耗。接下來，我們 使用一款簡單的降壓電源來描述這些權 衡過程。 我們以濾波器元件作為開始。這些組 件佔據了電源體積的大部分，同時濾波器 的尺寸同工作頻率成反比關係。另一方面， 每一次開關轉換都會伴有能量損耗；工作 頻率越高，開關損耗就越高，同時效率也 就越低。其次，較高的頻率執行通常意味 著可以使用較小的元件值。因此，更高頻 率執行能夠帶來極大的成本節約。 圖 1 顯示的是降壓電源頻率與體積 的關係。頻率為 100 kHz 時，電感佔據 了電源體積的大部分(深藍色區域)。如果 我們假設電感體積與其能量相關，那麼其 體積縮小將與頻率成正比例關係。由於某 種頻率下電感的磁芯損耗會極大增高並 限制尺寸的進一步縮小，因此在此情況下 上述假設就不容樂觀了。如果該設計使用 陶瓷電容，那麼輸出電容體積(褐色區域) 便會隨頻率縮小，即所需電容降低。另一 方面，之所以通常會選用輸入電容，是因 為其具有紋波電流額定值。該額定值不會 隨頻率而明顯變化，因此其體積(黃色區域) 往往可以保持恆定。另外，電源的半導體 部分不會隨頻率而變化。這樣，由於低頻 開關，無源器件會佔據電源體積的大部分。 當我們轉到高工作頻率時，半導體(即半導 體體積，淡藍色區域)開始佔據較大的空間 比例。

該曲線圖顯示半導體體積本質上並 未隨頻率而變化，而這一關係可能過於簡 單化。與半導體相關的損耗主要有兩類： 傳導損耗和開關損耗。同步降壓轉換器中 的傳導損耗與 MOSFET 的裸片面積成反 比關係。MOSFET 面積越大，其電阻和傳 導損耗就越低。 開關損耗與 MOSFET 開關的速度以 及 MOSFET 具有多少輸入和輸出電容有 關。這些都與器件尺寸的大小相關。大體 積器件具有較慢的開關速度以及更多的 電容。圖 2 顯示了兩種不同工作頻率 (F) 的關係。傳導損耗 (Pcon)與工作頻率無 關，而開關損耗 (Psw F1 和 Psw F2) 與 工作頻率成正比例關係。因此更高的工作 頻率 (Psw F2) 會產生更高的開關損耗。 當開關損耗和傳導損耗相等時，每種 工作頻率的總損耗最低。另外，隨著工作 頻率提高，總損耗將更高。 但是，在更高的工作頻率下，最佳裸 片面積較小，從而帶來成本節約。實際上， 在低頻率下，通過調整裸片面積來最小化 損耗會帶來極高成本的設計。但是，轉到 更高工作頻率後，我們就可以優化裸片面 積來降低損耗，從而縮小電源的半導體體 積。這樣做的缺點是，如果我們不改進半 導體技術，那麼電源效率將會降低。如前 所述，更高的工作頻率可縮小電感體積； 所需的內層芯板會減少。更高頻率還可降 低對於輸出電容的要求。有了陶瓷電容， 我們就可以使用更低的電容值或更少的 電容。這有助於縮小半導體裸片面積，進 而降低成本。

電源設計經驗談 2：駕馭噪聲電源

無噪聲電源並非是偶然設計出來的。 一種好的電源佈局是在設計時最大程度 的縮短實驗時間。花費數分鐘甚至是數小 時的時間來仔細檢視電源佈局，便可以省 去數天的故障排查時間。圖 1 顯示的是 電源內部一些主要噪聲敏感型電路的結 構圖。將輸出電壓與一個參考電壓進行比 較以生成一個誤差訊號，然後再將該訊號 與一個斜坡相比較，以生成一個用於驅動功率級的 PWM(脈寬調製)訊號。電源噪 聲主要來自三個地方：誤差放大器輸入與 輸出、參考電壓以及斜坡。對這些節點進 行精心的電氣設計和物理設計有助於最 大程度地縮短故障診斷時間。一般而言， 噪聲會與這些低電平電路電容耦合。一種 卓越的設計可以確保這些低電平電路的 緊密佈局，並遠離所有開關波形。接地層 也具有遮蔽作用。誤差放大器輸入端可能 是電源中最為敏感的節點，因為其通常具 有最多的連線元件。如果將其與該級的極 高增益和高阻抗相結合，後患無窮。在布 局過程中，您必須最小化節點長度，並盡 可能近地將反饋和輸入元件靠近誤差放 大器放臵。如果反饋網路中存在高頻積分 電容，那麼您必須將其靠近放大器放臵， 其他反饋元件緊跟其後。並且，串聯電阻 -電容也可能形成補償網路。最理想的結果 是，將電阻靠近誤差放大器輸入端放臵， 這樣，如果高頻訊號注入該電阻-電容節點 時，那麼該高頻訊號就不得不承受較高的 電阻阻抗—而電容對高頻訊號的阻抗則 很小。斜坡是另一個潛在的會帶來噪聲問 題的地方。斜坡通常由電容器充電(電壓模 式)生成，或由來自於電源開關電流的取樣 (電流模式)生成。通常，電壓模式斜坡並 不是一個問題，因為電容對高頻注入訊號 的阻抗很小。而電流斜坡卻較為棘手，因 為存在了上升邊沿峰值、相對較小的斜坡 振幅以及功率級寄生效應。

圖 2 顯示了電流斜坡存在的一些問 題。第一幅圖顯示了上升邊沿峰值和隨後 產生的電流斜坡。比較器(根據其不同速度) 具 有 兩 個 電 壓 結 點 (potential trip points)，結果是無序控制執行，聽起來更 像是煎燻肉的聲音。 利用控制 IC 中的上升邊沿消隱可 以很好地解決這一問題，其忽略了電流波 形的最初部分。波形的高頻濾波也有助於 解決該問題。同樣也要將電容器儘可能近 地靠近控制 IC 放臵。正如這兩種波形表 現出來的那樣，另一種常見的問題是次諧 波振盪。這種寬－窄驅動波形表現為非充 分斜率補償。向當前斜坡增加更多的電壓 斜坡便可以解決該問題。儘管您已經相當 仔細地設計了電源佈局，但是您的原型電 源還是存在噪聲。這該怎麼辦呢？首先， 您要確定消除不穩定因素的環路響應不 存在問題。有趣的是，噪聲問題可能會看 起來像是電源交叉頻率上的不穩定。但真 正的情況是該環路正以其最快響應速度 糾出注入誤差。同樣，最佳方法是識別出 噪聲正被注入下列三個地方之一：誤差放 大器、參考電壓或斜坡。您只需分步解決 便可！第一步是檢查節點，看斜坡中是否 存在明顯的非線性，或者誤差放大器輸出 中是否存在高頻率變化。如果檢查後沒有 發現任何問題，那麼就將誤差放大器從電 路中取出，並用一個清潔的電壓源加以代 替。這樣您應該就能夠改變該電壓源的輸 出，以平穩地改變電源輸出。如果這樣做 奏效的話，那麼您就已經將問題範圍縮小 至參考電壓和誤差放大器了。 有時，控制 IC 中的參考電壓易受開 關波形的影響。利用新增更多(或適當)的 旁路可能會使這種狀況得到改善。另外， 使用柵極驅動電阻來減緩開關波形也可 能會有助於解決這一問題。如果問題出在 誤差放大器上，那麼降低補償元件阻抗會 有所幫助，因為這樣降低了注入訊號的振 幅。如果所有這些方法都不奏效，那麼就 從印刷電路板將誤差放大器節點去除。對 補償元件進行架空佈線 (air wiring) 可 以幫助我們識別出哪裡有問題。

電源設計經驗談 3：阻尼輸入濾波器——第一部分 開關調節器通常優於線性調節器，因 為它們更高效，而開關拓撲結構則十分依 賴輸入濾波器。這種電路元件與電源的典 型負動態阻抗相結合，可以誘發振盪問題。 本文將闡述如何避免此類問題的出現。 一般而言，所有的電源都在一個給定 輸入範圍保持其效率。因此，輸入功率或 多或少地與輸入電壓水平保持恆定。圖 1 顯示的是一個開關電源的特徵。隨著電壓 的下降，電流不斷上升。

負輸入阻抗 電壓-電流線呈現出一定的斜率，其從 本質上定義了電源的動態阻抗。這根線的 斜率等於負輸入電壓除以輸入電流。也就 是說，由 Pin = V . I，可以得出 V = Pin/I； 並由此可得 dV/dI = –Pin/I2 或 dV/dI ≈ –V/I。該近似值有些過於簡單，因為 控制環路影響了輸入阻抗的頻率響應。但 是很多時候，當涉及電流模式控制時這種 簡單近似值就已足夠了。 為什麼需要輸入濾波器 開關調節器輸入電流為非連續電流， 並且在輸入電流得不到濾波的情況下其 會中斷系統的執行。大多數電源系統都集 成了一個如圖 2 所示型別的濾波器。電 容為功率級的開關電流提供了一個低阻 抗，而電感則為電容上的紋波電壓提供了 一個高阻抗。該濾波器的高阻抗使流入源 極的開關電流最小化。在低頻率時，該濾 波器的源極阻抗等於電感阻抗。在您升高 頻率的同時，電感阻抗也隨之增加。在極 高頻率時，輸出電容分流阻抗。在中間頻 率時，電感和電容實質上就形成了一種並 聯諧振電路，從而使電源阻抗變高，呈現 出較高的電阻。 大多數情況下，峰值電源阻抗可以通 過首先確定濾波器 (Zo) 的特性阻抗來估 算得出，而濾波器特性阻抗等於電感除以 電容所得值的平方根。這就是諧振下電感 或者電容的阻抗。接下來，對電容的等效 串聯電阻 (ESR) 和電感的電阻求和。這樣 便得到電路的 Q 值。峰值電源阻抗大約 等於 Zo 乘以電路的 Q 值。振盪 但是，開關的諧振濾波器與電源負阻 抗耦合後會出現問題。圖 3 顯示的是在 一個電壓驅動串聯電路中值相等、極性相 反的兩個電阻。這種情況下，輸出電壓趨 向於無窮大。當您獲得由諧振輸入濾波器 等效電阻所提供電源的負電阻時，您也就 會面臨一個類似的電源系統情況；這時， 電路往往就會出現振盪。

電源設計經驗談 4：阻尼輸入濾波器系列之第二部分 控制源極阻抗 在“電源設計經驗談 3”中，我們討 論了輸入濾波器的源極阻抗如何變得具 有電阻性，以及其如何同開關調節器的負 輸入阻抗相互作用。在極端情況下，這些 阻抗振幅可以相等，但是其符號相反從而 構成了一個振盪器。業界通用的標準是輸 入濾波器的源極阻抗應至少比開關調節 器的輸入阻抗低 6dB，作為最小化振盪概 率的安全裕度。輸入濾波器設計通常以根 據紋波電流額定值或保持要求選擇輸入 電容(圖 1 所示 CO) 開始的。第二步通常包括根據系統的 EMI 要求選擇電感 (LO)。正如我們上個 月討論的那樣，在諧振附近，這兩個元件 的源極阻抗會非常高，從而導致系統不穩 定。圖 1 描述了一種控制這種阻抗的方 法，其將串聯電阻 (RD) 和電容 (CD) 與 輸入濾波器並聯放臵。利用一個跨接 CO 的電阻，可以阻尼濾波器。但是，在大多 數情況下，這樣做會導致功率損耗過高。 另一種方法是在濾波器電感的兩端新增 一個串聯連線的電感和電阻有趣的是，一 旦選擇了四個其他電路元件，那麼就會有 一個阻尼電阻的最佳選擇。圖 2 顯示的 是不同阻尼電阻情況下這類濾波器的輸 出阻抗。紅色曲線表示過大的阻尼電阻。 請思考一下極端的情況，如果阻尼電阻器 開啟，那麼峰值可能會非常的高，且僅由 CO 和 LO 來設定。藍色曲線表示阻尼電 阻過低。如果電阻被短路，則諧振可由兩 個電容和電感的並聯組合共同設臵。綠色 曲線代表最佳阻尼值。利用一些包含閉型 解的計算方法(見參考文獻 1)就可以很輕 鬆地得到該值。

選擇阻尼電阻 在選擇阻尼元件時，圖 3 非常有用。 該圖是通過使用 RD Middlebrook 建立 的閉型解得到的。橫座標為阻尼濾波器輸 出阻抗與未阻尼濾波器典型阻抗 (ZO = (LO/CO)1/2) 的比。縱座標值有兩個： 阻 尼電容與濾波器電容 (N) 的比；以及阻 尼電阻同該典型阻抗的比。利用該圖，首 先根據電路要求來選擇 LO 和 CO，從 而得到 ZO。隨後，將最小電源輸入阻抗 除以二，得到您的最大輸入濾波器源極阻 抗 (6dB)。

最小電源輸入阻抗等於 Vinmin2/Pmax。 只需讀取阻尼電容與濾波器電容的比以 及阻尼電阻與典型阻抗的比, 您便可以計 算得到一個橫座標值。例如，一個具有 10µH 電感和 10µH 電容的濾波器具有 Zo = (10µH/10 µF)1/2 = 1 Ohm 的典型 阻抗。如果它正對一個 12V 最小輸入的 12W 電源進行濾波，那麼該電源輸入阻 抗將為 Z = V2/P = 122/12 = 12 Ohms。 這樣，最大源極阻抗應等於該值的二分之 一， 也即 6 Ohms。現在，在 6/1 = 6 的 X 軸上輸入該圖，那麼，CD/CO = 0.1，即 1 µF，同時 RD/ZO = 3，也即 3 Ohms。

電源設計經驗談 5：降壓—升壓電源設計中降壓控制器的使用 電子電路通常都工作在正穩壓輸出 電壓下，而這些電壓一般都是由降壓穩壓 器來提供的。如果同時還需要負輸出電壓， 那麼在降壓—升壓拓撲中就可以配臵相 同的降壓控制器。負輸出電壓降壓—升壓 有時稱之為負反向，其工作佔空比為 50%， 可提供相當於輸入電壓但極性相反的輸 出電壓。其可以隨著輸入電壓的波動調節 佔空比，以“降壓”或“升壓”輸出電壓 來維持穩壓。 圖 1 顯示了一款精簡型降壓—升壓 電路，以及電感上出現的開關電壓。這樣 一來該電路與標準降壓轉換器的相似性 就會頓時明朗起來。實際上，除了輸出電 壓和接地相反以外，它和降壓轉換器完全 一樣。這種佈局也可用於同步降壓轉換器。 這就是與降壓或同步降壓轉換器端相類 似的地方，因為該電路的執行與降壓轉換 器不同。 FET 開關時出現在電感上的電壓不同 於降壓轉換器的電壓。正如在降壓轉換器 中一樣，平衡伏特-微秒 (V-μs) 乘積以防 止電感飽和是非常必要的。當 FET 為開 啟時(如圖 1 所示的 ton 間隔)，全部輸 入電壓被施加至電感。這種電感“點”側 上的正電壓會引起電流斜坡上升，這就帶 來電感的開啟時間 V-μs 乘積。FET 關閉 (toff) 期間，電感的電壓極性必須倒轉以 維持電流，從而拉動點側為負極。電感電 流斜坡下降，並流經負載和輸出電容，再 經二極體返回。電感關閉時 V-μs 乘積必 須等於開啟時 V-μs 乘積。由於 Vin 和 Vout 不變，因此很容易便可得出佔空比 (D) 的表示式：D=Vout/(Vout " Vin)。 這種控制電路通過計算出正確的佔空比 來維持輸出電壓穩壓。上述表示式和圖 1 所示波形均假設執行在連續導電模式下。

降壓—升壓電感必須工作在比輸出 負載電流更高的電流下。其被定義為 IL = I<SUBOUT< sub>/(1-D)，或只是輸入電 流與輸出電流相加。對於和輸入電壓大小 相等的負輸出電壓(D = 0.5)而言，平均電 感電流為輸出的 2 倍。 有趣的是，連線輸入電容返回端的方 法有兩種，其會影響輸出電容的 rms 電 流。典型的電容佈局是在 +Vin 和 Gnd 之間，與之相反，輸入電容可以連線在 +Vin 和 "V<SUBOUT< sub> 之間。利用 這種輸入電容配臵可降低輸出電容的 rms 電流。然而，由於輸入電容連線至 "Vout， 因此 "Vout 上便形成了一個電容性分壓 器。這就在控制器開始起作用以前，在開 啟時間的輸出上形成一個正峰值。為了最 小化這種影響，最佳的方法通常是使用一 個比輸出電容要小得多的輸入電容，請參 見圖 2 所示的電路。輸入電容的電流在 提供 dc 輸出電流和吸收平均輸入電流 之間相互交替。rms 電流電平在最高輸入 電流的低輸入電壓時最差。因此，選擇電 容器時要多加註意，不要讓其 ESR 過高。 陶瓷或聚合物電容器通常是這種拓撲較 為合適的選擇。

必須要選擇一個能夠以最小輸入電 壓減去二極體壓降上電的控制器，而且在 執行期間還必須能夠承受得住 Vin 加 Vout 的電壓。FET 和二極體還必須具有 適用於這一電壓範圍的額定值。通過連線 輸出接地的反饋電阻器可實現對輸出電 壓的調節，這是由於控制器以負輸出電壓 為參考電壓。只需精心選取少量元件的值， 並稍稍改動電路，降壓控制器便可在負輸 出降壓—升壓拓撲中起到雙重作用。

電源設計經驗談 6：精確測量電源紋波 精確地測量電源紋波本身就是一門 藝術。在圖 1 所示的示例中，一名初級 工程師完全錯誤地使用了一臺示波器。他 的第一個錯誤是使用了一支帶長接地引 線的示波器探針；他的第二個錯誤是將探 針形成的環路和接地引線均臵於電源變 壓器和開關元件附近；他的最後一個錯誤 是允許示波器探針和輸出電容之間存在 多餘電感。該問題在紋波波形中表現為高 頻拾取。在電源中，存在大量可以很輕鬆 地與探針耦合的高速、大訊號電壓和電流 波形，其中包括耦合自電源變壓器的磁場， 耦合自開關節點的電場，以及由變壓器互 繞電容產生的共模電流。 利用正確的測量方法可以大大地改 善測得紋波結果。首先，通常使用頻寬限 制來規定紋波，以防止拾取並非真正存在 的高頻噪聲。我們應該為用於測量的示波 器設定正確的頻寬限制。其次，通過取掉 探針“帽”，並構成一個拾波器(如圖 2 所示)，我們可以消除由長接地引線形成的 天線。將一小段線纏繞在探針接地連線點 周圍，並將該接地連線至電源。這樣做可 以縮短暴露於電源附近高電磁輻射的端 頭長度，從而進一步減少拾波。 最後，在隔離電源中，會產生大量流 經探針接地連線點的共模電流。這就在電 源接地連線點和示波器接地連線點之間 形成了壓降，從而表現為紋波。要防止這 一問題的出現，我們就需要特別注意電源 設計的共模濾波。另外，將示波器引線纏 繞在鐵氧體磁心周圍也有助於

最小化這種電流。這樣就形成了一個 共模電感器，其在不影響差分電壓測量的 同時，還減少了共模電流引起的測量誤差。 圖 2 顯示了該完全相同電路的紋波電壓， 其使用了改進的測量方法。這樣，高頻峰 值就被真正地消除了。

實際上，整合到系統中以後，電源紋 波效能甚至會更好。在電源和系統其他組 件之間幾乎總是會存在一些電感。這種電 感可能存在於佈線中，抑或只有蝕刻存在 於 PWB 上。另外，在晶片周圍總是會存 在額外的旁路電容，它們就是電源的負載。 這二者共同構成一個低通濾波器，進一步 降低了電源紋波和/或高頻噪聲。在極端 情況下，電流短時流經 15 nH 電感和 10 μF 旁路電容的一英寸導體時，該濾波器 的截止頻率為 400 kHz。這種情況下，就 意味著高頻噪聲將會得到極大降低。許多 情況下，該濾波器的截止頻率會在電源紋 波頻率以下，從而有可能大大降低紋波。 經驗豐富的工程師應該能夠找到在其測 試過程中如何運用這種方法的途徑。

電源設計經驗談 7：高效驅動 LED 離線式照明 用切實可行的螺紋旋入式 LED 來替 代白熾燈泡可能還需要數年的時間，而在 建築照明中 LED 的使用正在不斷增長， 其具有更高的可靠性和節能潛力。同大多 數電子產品一樣，其需要一款電源來將輸 入功率轉換為 LED 可用的形式。在路燈 應 用 中 ， 一 種 可 行 的 配 臵 是 創 建 300V/0.35 安 培 負 載 的 80 個串聯的 LED。在選擇電源拓撲結構時，需要制定 隔離和功率因數校正 (PFC) 相關要求。 隔離需要大量的安全權衡研究，其中包括 提供電擊保護需求和複雜化電源設計之 間的對比權衡。在這種應用中，LED 上存 在高壓，一般認為隔離是非必需的，而 PFC 才是必需的，因為在歐洲 25 瓦以 上的照明均要求具有 PFC 功能，而這款 產品正是針對歐洲市場推出的。 就這種應用而言，有三種可選電源拓 撲：降壓拓撲、轉移模式反向拓撲和轉移 模式 (TM) 單端初級電感轉換器 (SEPIC) 拓撲。當 LED 電壓大約為 80 伏特時， 降壓拓撲可以非常有效地被用於滿足諧 波電流要求。在這種情況下，更高的負載 電壓將無法再繼續使用降壓拓撲。那麼， 此時較為折中的方法就是使用反向拓撲和 SEPIC 拓撲。SEPIC 具有的優點是， 其可鉗制功率半導體器件的開關波形，允 許使用較低的電壓，從而使器件更為高效。 在該應用中，可以獲得大約 2% 的效率提 高。另外，SEPIC 中的振鈴更少，從而使 EMI 濾波更容易。圖 1 顯示了這種電源 的原理圖

該電路使用了一個升壓 TM PFC 控 制器來控制輸入電流波形。該電路以離線 為 C6 充電作為開始。一旦開始工作，控 制器的電源就由一個 SEPIC 電感上的輔 助繞組來提供。一個相對較大的輸出電容 將 LED 紋波電流限定在 DC 電流的 20%。補充說明一下，TM SEPIC 中的 AC 電通量和電流非常高，需要漆包絞線和低 損耗內層芯板來降低電感損耗。圖 2 和 圖 3 顯示了與圖 1 中原理圖相匹配的 原型電路的實驗結果。與歐洲線路範圍相 比，其效率非常之高，最高可達 92%。這 一高效率是通過限制功率器件上的振鈴 實現的。另外，正如我們從電流波形中看 到的一樣，在 96% 效率以上時功率因數 非常好。有趣的是，該波形並非純粹的正 弦曲線，而是在上升沿和下降沿呈現出一 些斜度，這是電路沒有測量輸入電流而只 對開關電流進行測量的緣故。但是，該波 形還是足以通過歐洲諧波電流要求的。

電源設計經驗談 8：通過改變電源頻率來降低 EMI 效能 在測定 EMI 效能時，您是否發現無 論您採用何種方法濾波都依然會出現超 出規範幾 dB 的問題呢？有一種方法或 許可以幫助您達到 EMI 效能要求，或簡 化您的濾波器設計。這種方法涉及了對電 源開關頻率的調製，以引入邊帶能量，並 改變窄帶噪聲到寬頻的發射特徵，從而有 效地衰減諧波峰值。需要注意的是，總體 EMI 效能並沒有降低，只是被重新分佈了。 利用正弦調製，可控變數的兩個變數 為調製頻率 (fm) 以及您改變電源開關 頻率 (Δf) 的幅度。調製指數 (Β) 為這兩 個變數的比： Β=Δf/ fm 圖 1 顯示了通過正弦波改變調製指 數產生的影響。當 Β=0 時，沒有出現頻 移，只有一條譜線。當 Β=1 時，頻率特 徵開始延伸，且中心頻率分量下降了 20%。 當 Β=2 時，該特徵將進一步延伸，且最 大頻率分量為初始狀態的 60%。頻率調製 理論可以用於量化該頻譜中能量的大小。 Carson 法則表明大部分能量都將被包 含在 2 * (Δf + fm) 帶 圖 2 顯示了更大的調製指數，並表 明降低 12dB 以上的峰值 EMI 效能是 有可能的。

選取調製頻率和頻移是兩個很重要 的方面。首先，調製頻率應該高於 EMI 接 收機頻寬，這樣接收機才不會同時對兩個 邊帶進行測量。但是，如果您選取的頻率 太高，那麼電源控制環路可能無法完全控 制這種變化，從而帶來相同速率下的輸出 電壓變化。另外，這種調製還會引起電源 中出現可聞噪聲。因此，我們選取的調製 頻率一般不能高出接收機頻寬太多，但要 大於可聞噪聲範圍。很顯然，從圖 2 我 們可以看出，較大地改變工作頻率更為可 取。然而，這樣會影響到電源設計，意識 到這一點非常重要。也就是說，為最低工 作頻率選擇磁性元件。此外，輸出電容還 需要處理更低頻率執行帶來的更大的紋 波電流。 圖 3 對有頻率調製和無頻率調製的 EMI 效能測量值進行了對比。此時的調製 指數為 4，正如我們預料的那樣，基頻下 EMI 效能大約降低了 8dB。其他方面也 很重要。諧波被抹入 (smear into) 同其 編號相對應的頻帶中，即第三諧波延展至 基頻的三倍。這種情況會在一些較高頻率 下重複，從而使噪聲底限大大高於固定頻 率的情況。因此，這種方法可能並不適用 於低噪聲系統。但是，通過增加設計裕度 和最小化 EMI 濾波器成本，許多系統都 已受益於這種方法。

電源設計經驗談 9：估算表面貼裝半導體的溫升 過去估算半導體溫升十分簡單。您只 需計算出元件的功耗，然後採用冷卻電路 電模擬即可確定所需散熱片的型別。現在 出於對尺寸和成本因素的考慮，人們渴望 能夠去除散熱片，這就使得這一問題複雜 化了。貼裝在散熱增強型封裝中的半導體 要求電路板能夠起到散熱片的作用，並提 供所有必需的冷卻功能。如圖 1 所示， 熱量經過一塊金屬貼裝片和封裝流入印 刷線路板 (PWB)。然後，熱量由側面流經 PWB 線跡，並通過自然對流經電路板表 面擴散到周圍的環境中。影響裸片溫升的 重要因素是 PWB 中的銅含量以及用於 對流導熱的表面面積。 半導體產品說明書通常會列出某種 PWB 結構下結點至周圍環境的熱阻。這 就是說，設計人員只需將這種熱阻乘以功 耗，便可計算出溫升情況。但是，如果設 計並沒有具體的結構，或者如果需要進一 步降低熱阻，那麼就會出現許多問題。 圖 2 所示為熱流問題的簡化電模擬， 我們可據此深入分析。IC 電源由電流源 表示，而熱阻則由電阻表示。在各電壓下 對該電路求解，其提供了對溫度的模擬。 從結點至貼裝面存在熱阻，同時遍佈於電 路板的橫向電阻和電路板表面至周圍環 境的電阻共同形成一個梯形網路。這種模 型假設 1)電路板為垂直安裝，2)無強制對 流或輻射製冷，所有熱流均出現在電路板 的銅中，3)在電路板兩側幾乎沒有溫差。

圖 3 所示為增加 PWB 中的銅含量 對提高熱阻的影響。將 1.4 mils 銅(雙面， 半盎司)增加到 8.4 mils(4 層，1.5 盎司)， 就有可能將熱阻提高 3 倍。圖中兩條曲 線：一條表示熱流進入電路板、直徑為 0.2 英寸的小尺寸封裝；另一條表示熱流進入 電路板、直徑為 0.4 英寸的大尺寸封裝。 這兩條曲線均適用於 9 平方英寸的 PWB。這兩條曲線均同標稱資料緊密相關， 同時都有助於估算改變產品說明書電路 板結構所產生的影響。但是使用這一資料 時需要多加謹慎，其假設 9 平方英寸 PWB 內沒有其他功耗，而實際上並非如 此。