1.關於wire和reg型別的使用：

• input的變數一定只能是wire。output的變數可以是wire也可以是reg。inoutput的變數只能是wire型，因為型別中含有input成分。
• 所有變數不加說明預設定義為wire型。
• 在assign語句中使用wire型別。在always語句塊中使用reg型別。

2.位拼接符 { }

• 位拼接符使用:把某些倍號的某些位詳細地列出來，中間用逗號分開，最後用大括號括起來表示一個整體訊號。拼接時高位在前。

eg: input [3:0] numberH;
    input [3:0] numberL;
    output wire [7
 
:0] number;
    assign number = {numberH,numberL};

3.case endcase語句與if else語句

• if語句語法基本與c語言相同，也具有優先順序。

eg: if(flag == 0)
      begin single = 3;end
    else if(flag == 1)
      begin single = 2;end
    else if(flag == 2)
      begin single = 1;end
    else
      begin single = 0;end```

• case語句，不具有優先順序

eg: case(flag)
    2'b0: single = 3;
    2'b1: single = 2;
    2'b2: single = 1;
    default: single = 0;
    endcase

• if語句與case語句：
  if佔用資源相對較少，但執行時間較長。case語句與之相反。

4.always語句塊與assign語句

always語句塊一般用在時序邏輯電路中，在組合邏輯中也有應用。

/*敏感訊號是需要檢測的訊號，當這些訊號發生變化時，always語句塊就會更新一次。對於時序邏輯而言，還需要有posedge,negedge,posedge or negedge修飾。*/
 


語法: [email protected](敏感訊號)
     begin
       語句體;
     end 

• always組合邏輯
• 在組合邏輯電路中，用阻塞賦值 =

eg:  [email protected](a,b,c,d,x)
     begin
       case(x)
       2'b0: y = a;
       2'b1: y = b;
       2'b2: y = c;
       default: y = d;
       endcase
     end 

• always時序邏輯
  在時序邏輯電路中，用非阻塞賦值 <=

eg:  [email protected](posedge clk or negedge res)
     begin
       if(clk)
         y <= a;
       else if(res == 0)
         y <= 0;
       else y <= y;
     end 

5.assign 目標變數 = 驅動表示式

 eg: assign y = a & b;

6.多目運算子 ? :

eg: Y = (a&b)?c:d;

/*與c語言神似的運算子。若a&b為真，Y=c，否者 Y=d。*/