參考的書籍主要是<深度探索嵌入式作業系統> 彭東 著 第三章的內容 結合uboot 編譯rpi遇到的問題

mmu主要是實體地址和虛擬地址的轉換

cache主要有icache指令快取和dcache資料快取。比如在cpu執行for迴圈的時候需要重複訪問一句指令或者一個數據。訪問記憶體是慢一點的。cache是比記憶體更快一點的

在第二個階段的board_r的initr_caches中

static int initr_caches(void)
{
/* Enable caches */
enable_caches();
return 0;
}

enable_caches在arm/cpu/arm11當中

void enable_caches(void)
{
icache_enable();
dcache_enable();
}

分別使用

cache_enable(CR_I); 開啟icache

cache_enable(CR_C);開啟dcache

基本的CR_X定義在

arch\arm\include\asm\system.h中有

#define CR_M(1 << 0) /* MMU enable*/
#define CR_C(1 << 2)   /* Dcache enable*/
#define CR_I(1 << 12) /* Icache enable*/

arch\arm\lib\cache-cp15.c中對於cache_enable定義，主要看這一部分

/* cache_bit must be either CR_I or CR_C */ 

cache_bit必須是CR_I或者CR_C。也就是cache_enable只對於ICACHE和DCACHE有效
static void cache_enable(uint32_t cache_bit)
{
uint32_t reg;

如果是開啟dcache。那麼必須先開啟mmu。因為dcache只有在mmu開啟的時候才有效
/* The data cache is not active unless the mmu is enabled too */
if ((cache_bit == CR_C) && !mmu_enabled())
    mmu_setup();

reg = get_cr();/* get control reg. */
cp_delay();
set_cr(reg | cache_bit);
}

開啟mmu呼叫的是mmu_setup() 後續看。

先看統一的

arm\include\asm\system.h定義。armv6系列不支援虛擬化lape所以就是

static inline unsigned int get_cr(void)
{
unsigned int val;
asm volatile("mrc p15, 0, %0, c1, c0, [email protected] get CR" : "=r" (val)
 :

 : "cc");

將p15協處理器的c1的暫存器的值放到val中

return val;
}

static inline void set_cr(unsigned int val)
{
asm volatile("mcr p15, 0, %0, c1, c0, [email protected] set CR" :
 : "r" (val)

 : "cc");

將val的值放到p15協處理器的c1的暫存器中

isb();

將0寫入p15協處理器的c7暫存器中，附加暫存器c5和4操作碼。

通過查表知道這個操作是清空預取緩衝區，把預取緩衝區的資料回寫到儲存器中。

/*

isb在asm/barriers.h中等同於

asm volatile ("mcr     p15, 0, %0, c7, c5, 4" : : "r" (0))

*/

}

主要通過操作arm cp15協處理 暫存器來實現 （還有其他的cpXXX協處理器操作其他功能）。

常用操作協處理器的指令有mrc和mcr {}中表示可選<>表示必選

把資料從協處理暫存器放到普通Rn暫存器中

mrc{cond} <coproc>,<opcode_1>,<Rd>,<CRn>,<CRm> {,opcode_2}

把資料從普通Rn暫存器放到協處理暫存器中

mcr{cond} <coproc>,<opcode_1>,<Rd>,<CRn>,<CRm> {,opcode_2}

1 {cond}是條件，滿足條件就執行，沒有的話無條件執行。

2 <coproc>表示要處理的協處理器編號

3<opcode_1> 是協處理暫存器的操作碼1

4<Rd>需要操作的普通暫存器d

5<CRn>需要操作的協處理暫存器n

6<CRm>需要操作的附加的協處理暫存器m

7{,opcode_2}協處理器的操作碼2可能需要多個

CP15協處理器是一個統稱。CP15包括了16個32bit的暫存器 c0-c15具體每個暫存器功能要查表。

比如c0可能對應兩個物理暫存器。操作的時候需要通過opcode_2來區分到底是哪一個

看到gercr和setcr主要是操作了cp15協處理器的c1暫存器 c1暫存器是儲存系統的控制暫存器 第0位CR_M控制MMU開啟關閉 第2位CR_C控制資料cache的開啟關閉 第12位CR_I控制指令cache的開啟關閉 0表示關閉 1表示開啟 因此對於開啟icache和dcache就是簡單地設定了一個cp15的cr1對應的標誌位。目前只瞭解cache的開啟和關閉就行了。 但是使用dcache之前開啟了mmu,mmu是有必要了解清楚的。 mmu_setup()也在cache-cp15.c中 /* to activate the MMU we need to set up virtual memory: use 1M areas */
static inline void mmu_setup(void)
{
int i;
u32 reg;
空函式
arm_init_before_mmu();
/* Set up an identity-mapping for all 4GB, rw for everyone */         //#define MMU_SECTION_SHIFT20 /* i<(4GB>>20) 也就是1MB i<4096 */ 這裡uboot的mmu用段來表示。也就是1M為大小,1級頁表4096個條目恰好是4GB。 還可以用64KB 4kb1kb來表示。那就需要多級頁表了。 for (i = 0; i < ((4096ULL * 1024 * 1024) >> MMU_SECTION_SHIFT); i++) {  設定1M頁表的每一項內容  每一個頁表項的31:20bit是記憶體空間的實體地址。段頁是1M，因此低20位一定為0.剛好可以做控制位。具體可以看段頁表低20bit各個位內容。  set_section_dcache(i, DCACHE_OFF); }

在rpi定義裡面有#define CONFIG_NR_DRAM_BANKS1 因此只要執行一次dram_bank_mmu_setup(0)
for (i = 0; i < CONFIG_NR_DRAM_BANKS; i++)  { 將所有是有效的記憶體設定DCACHE為DCACHE_WRITEBACK
dram_bank_mmu_setup(i);
}

/* Copy the page table address to cp15 */ 將頁表地址tlb_addr放到c2暫存器當中。c2存放一級頁表基地址。這個地址是實體地址
asm volatile("mcr p15, 0, %0, c2, c0, 0"
    : : "r" (gd->arch.tlb_addr) : "memory"); 將0xFFFFFFFF放到c3暫存器當中。c3暫存器每兩位定義了一個訪問許可權，。0b11表示不做許可權檢查，0xffffffff就是全部是1，任何人都能訪問。
/* Set the access control to all-supervisor */
asm volatile("mcr p15, 0, %0, c3, c0, 0"
    : : "r" (~0)); 空函式
arm_init_domains();

/* and enable the mmu */ 以下是開啟MMU的程式碼
reg = get_cr();/* get control reg. */
cp_delay();
set_cr(reg | CR_M);
}
在reserve_mmu裡面對於 tlb_addr和tlb_size都有初始化 tlbsize=4096*4 也就是tlb表為64KB 設定頁表項的函式。 void set_section_dcache(int section, enum dcache_option option)
{
u32 *page_table = (u32 *)gd->arch.tlb_addr; //#define TTB_SECT_AP(3 << 10) 訪問控制位。是段頁項的10 11bit因此左移10. 11代表的是可讀可寫。 //但是由於後面C3暫存器被設定為任何人都能訪問，因此這裡的AP位是無效的。 //C3暫存器 為01時。AP位才有效，和C1的R S位來確定訪問許可權。
u32 value = TTB_SECT_AP;
/* Add the page offset */ 設定頁表條目記憶體空間的實體地址。 前面的的for迴圈從0-4095因此4096個頁表的基地址依次是 0x00000000 0x00100000 0x00200000 ... ... 0xFFF00000 每個段1M恰好4GB
value |= ((u32)section << MMU_SECTION_SHIFT); 新增cachebit設定 enum dcache_option {
DCACHE_OFF = 0x12,
DCACHE_WRITETHROUGH = 0x1a,
DCACHE_WRITEBACK = 0x1e,
DCACHE_WRITEALLOC = 0x16,
};
DCACHE_OFF =0x12=0b  1(4bit) 0(3bit) 0(2bit) 1(1bit) 0(0bit) 1:0bit 是 10 表示當前條目是段頁 3:2bit是   00表示無快取 4bit是向後相容 最好為1 /* Add caching bits */
value |= option;
/* Set PTE */
page_table[section] = value;
}
對於rpi只執行了一次dram_bank_mmu_setup（0） void dram_bank_mmu_setup(int bank)
{
bd_t *bd = gd->bd;
inti;
debug("%s: bank: %d\n", __func__, bank); /* bi_dram的初始化是 __weak void dram_init_banksize(void)
{
gd->bd->bi_dram[0].start = CONFIG_SYS_SDRAM_BASE;
gd->bd->bi_dram[0].size = get_effective_memsize();
}  CONFIG_SYS_SDRAM_BASE  是0 get_effective_memsize();返回的是ram_size大小 448MB */ 這裡也就是將所有的有效記憶體都設定為DCACHE_WRITEBACK 因此這裡就是從i從  0-448都設定為DCACHE_WRITEBACK         448-4095都是DCACHE_OFF
for (i = bd->bi_dram[bank].start >> MMU_SECTION_SHIFT;i < (bd->bi_dram[bank].start >> MMU_SECTION_SHIFT) +(bd->bi_dram[bank].size>>MMU_SECTION_SHIFT);i++)           {
set_section_dcache(i, DCACHE_WRITEBACK);
 } } 對於1M段mmu 虛擬地址到實體地址的轉換。

1. 虛擬地址的[31:20]位存放一級頁表的入口index，[19:0]位存放段偏移；

2. 從TTBR（translation table base register，協處理器CP15中的一個暫存器，用於存放一級頁表的基址）暫存器中獲取一級頁表的基址；

3. 一級頁表基址+ VA[31:20] = 該虛擬地址對應的頁表描述符的入口地址；

4. 頁表描述符的[31:20]位為該虛擬地址對應的物理段基址；

5. 物理段基址+ VA[19:0]段偏移= 實體地址

如果其他已經設定好了可以寫簡單的函式操作cp15 的cr1暫存器的0bit來開啟關閉mmu。 void enable_mmu() { u32 reg; reg = get_cr(); /* get control reg. */
cp_delay();
set_cr(reg | CR_M); } void disable_mmu() { u32 reg; reg = get_cr(); /* get control reg. */
cp_delay();
set_cr(reg &(~CR_M)); }