更多精彩內容，請微信搜尋“FPGAer俱樂部”關注我們

Vivado 設計套件

賽靈思面向未來十年可程式設計器件而打造的以IP和系統為中心的SoC 增強型新一代開發環境，該環境從頭開始構建，致力於解決系統級整合和實現過程中的生產力瓶頸問題

關 於 本 課 程

本課程由賽靈思高階戰略應用工程師 —— 高亞軍（Lauren Gao）提供，通過一系列短小精闢的文章方式，分享了其在客戶支援以及平時使用 Vivado 設計套件時所積累下來的方法、經驗、技巧，為廣大 Vivado 使用者提供了從入門到精通的一套完整教程。此次推薦的是基礎篇，敬請期待高階篇。

小編在此強烈推薦各位收藏，以備工作只需。

Vivado 素材 - 基礎篇

綜合選項

綜合屬性

綜合方式

高效設計

查詢資料

作者高亞軍，FPGA技術愛好者、分享者，出版圖書《基於FPGA的數字訊號處理》、《Vivado從此開始》，釋出視訊“Vivado入門與提高”、“跟Xilinx SAE學HLS”。

本文轉載自公眾號Lauren的FPGA，如涉及侵權，請私信小編刪除。

============華 麗 的 分 割 線============

想加入我們FPGA學習交流群嗎？可以長按或掃描以下二維碼，稽核通過後我們邀請您加入。

這些微信群旨在打造一個提供給FPGA工程開發人員及興趣愛好者（統稱“FPGAer”）進行技術交流、答疑解惑和學習的平臺。而且我們也將會通過網路舉辦FPGA技術講座，分享相關研究文獻

瞭解更多FPGA知識可以長按或掃描以下二維碼關注“FPGAer俱樂部”。