linux下的Makefile詳解（1）
阿新 • • 發佈：2019-02-18
七、清空目標檔案的規則
每個Makefile中都應該寫一個清空目標檔案（.o和執行檔案）的規則，這不僅便於重編譯，也很利於保持檔案的清潔。這是一個“修養”（呵呵，還記得我的《程式設計修養》嗎）。一般的風格都是：
clean:
rm edit $(objects)
更為穩健的做法是：
.PHONY : clean
clean :
-rm edit $(objects)
前面說過，.PHONY意思表示clean是一個“偽目標”，。而在rm命令前面加了一個小減號的意思就是，也許某些檔案出現問題，但不要管，繼續做後面的事。當然，clean的規則不要放在檔案的開頭，不然，這就會變成make的預設目標，相信誰也不願意這樣。不成文的規矩是——“clean從來都是放在檔案的最後”。
上面就是一個makefile的概貌，也是makefile的基礎，下面還有很多makefile的相關細節，準備好了嗎？準備好了就來。
Makefile 總述
———————
一、Makefile裡有什麼？
Makefile裡主要包含了五個東西：顯式規則、隱晦規則、變數定義、檔案指示和註釋。
1、顯式規則。顯式規則說明了，如何生成一個或多的的目標檔案。這是由Makefile的書寫者明顯指出，要生成的檔案，檔案的依賴檔案，生成的命令。
2、隱晦規則。由於我們的make有自動推導的功能，所以隱晦的規則可以讓我們比較粗糙地簡略地書寫Makefile，這是由make所支援的。
3、變數的定義。在Makefile中我們要定義一系列的變數，變數一般都是字串，這個有點你C語言中的巨集，當Makefile被執行時，其中的變數都會被擴充套件到相應的引用位置上。
4、檔案指示。其包括了三個部分，一個是在一個Makefile中引用另一個Makefile，就像C語言中的include一樣；另一個是指根據某些情況指定Makefile中的有效部分，就像C語言中的預編譯#if一樣；還有就是定義一個多行的命令。有關這一部分的內容，我會在後續的部分中講述。
5、註釋。Makefile中只有行註釋，和UNIX的Shell指令碼一樣，其註釋是用“#”字元，這個就像C/C++中的“//”一樣。如果你要在你的Makefile中使用“#”字元，可以用反斜框進行轉義，如：“/#”。
最後，還值得一提的是，在Makefile中的命令，必須要以[Tab]鍵開始。
二、Makefile的檔名
預設的情況下，make命令會在當前目錄下按順序找尋檔名為“GNUmakefile”、“makefile”、“Makefile”的檔案，找到了解釋這個檔案。在這三個檔名中，最好使用“Makefile”這個檔名，因為，這個檔名第一個字元為大寫，這樣有一種顯目的感覺。最好不要用“GNUmakefile”，這個檔案是GNU的make識別的。有另外一些make只對全小寫的“makefile”檔名敏感，但是基本上來說，大多數的make都支援“makefile”和“Makefile”這兩種預設檔名。
當然，你可以使用別的檔名來書寫Makefile，比如：“Make.Linux”，“Make.Solaris”，“Make.AIX”等，如果要指定特定的Makefile，你可以使用make的“-f”和“--file”引數，如：make -f Make.Linux或make --file Make.AIX。
三、引用其它的Makefile
在Makefile使用include關鍵字可以把別的Makefile包含進來，這很像C語言的#include，被包含的檔案會原模原樣的放在當前檔案的包含位置。include的語法是：
include <filename>
filename可以是當前作業系統Shell的檔案模式（可以保含路徑和萬用字元）
在include前面可以有一些空字元，但是絕不能是[Tab]鍵開始。include和<filename>可以用一個或多個空格隔開。舉個例子，你有這樣幾個Makefile：a.mk、b.mk、c.mk，還有一個檔案叫foo.make，以及一個變數$(bar)，其包含了e.mk和f.mk，那麼，下面的語句：
include foo.make *.mk $(bar)
等價於：
include foo.make a.mk b.mk c.mk e.mk f.mk
make命令開始時，會把找尋include所指出的其它Makefile，並把其內容安置在當前的位置。就好像C/C++的#include指令一樣。如果檔案都沒有指定絕對路徑或是相對路徑的話，make會在當前目錄下首先尋找，如果當前目錄下沒有找到，那麼，make還會在下面的幾個目錄下找：
1、如果make執行時，有“-I”或“--include-dir”引數，那麼make就會在這個引數所指定的目錄下去尋找。
2、如果目錄<prefix>/include（一般是：/usr/local/bin或/usr/include）存在的話，make也會去找。
如果有檔案沒有找到的話，make會生成一條警告資訊，但不會馬上出現致命錯誤。它會繼續載入其它的檔案，一旦完成makefile的讀取，make會再重試這些沒有找到，或是不能讀取的檔案，如果還是不行，make才會出現一條致命資訊。如果你想讓make不理那些無法讀取的檔案，而繼續執行，你可以在include前加一個減號“-”。
-include <filename>
其表示，無論include過程中出現什麼錯誤，都不要報錯繼續執行。和其它版本make相容的相關命令是sinclude，其作用和這一個是一樣的。
四、環境變數 MAKEFILES
如果你的當前環境中定義了環境變數MAKEFILES，那麼，make會把這個變數中的值做一個類似於include的動作。這個變數中的值是其它的Makefile，用空格分隔。只是，它和include不同的是，從這個環境變中引入的Makefile的“目標”不會起作用，如果環境變數中定義的檔案發現錯誤，make也會不理。
但是在這裡我還是建議不要使用這個環境變數，因為只要這個變數一被定義，那麼當你使用make時，所有的Makefile都會受到它的影響，這絕不是你想看到的。在這裡提這個事，只是為了告訴大家，也許有時候你的Makefile出現了怪事，那麼你可以看看當前環境中有沒有定義這個變數。
五、make的工作方式
GNU的make工作時的執行步驟入下：（想來其它的make也是類似）
1、讀入所有的Makefile。
2、讀入被include的其它Makefile。
3、初始化檔案中的變數。
4、推導隱晦規則，並分析所有規則。
5、為所有的目標檔案建立依賴關係鏈。
6、根據依賴關係，決定哪些目標要重新生成。
7、執行生成命令。
1-5步為第一個階段，6-7為第二個階段。第一個階段中，如果定義的變數被使用了，那麼，make會把其展開在使用的位置。但make並不會完全馬上展開，make使用的是拖延戰術，如果變量出現在依賴關係的規則中，那麼僅當這條依賴被決定要使用了，變數才會在其內部展開。
當然，這個工作方式你不一定要清楚，但是知道這個方式你也會對make更為熟悉。有了這個基礎，後續部分也就容易看懂了。
每個Makefile中都應該寫一個清空目標檔案（.o和執行檔案）的規則，這不僅便於重編譯，也很利於保持檔案的清潔。這是一個“修養”（呵呵，還記得我的《程式設計修養》嗎）。一般的風格都是：
clean:
rm edit $(objects)
更為穩健的做法是：
.PHONY : clean
clean :
-rm edit $(objects)
前面說過，.PHONY意思表示clean是一個“偽目標”，。而在rm命令前面加了一個小減號的意思就是，也許某些檔案出現問題，但不要管，繼續做後面的事。當然，clean的規則不要放在檔案的開頭，不然，這就會變成make的預設目標，相信誰也不願意這樣。不成文的規矩是——“clean從來都是放在檔案的最後”。
上面就是一個makefile的概貌，也是makefile的基礎，下面還有很多makefile的相關細節，準備好了嗎？準備好了就來。
Makefile 總述
———————
一、Makefile裡有什麼？
Makefile裡主要包含了五個東西：顯式規則、隱晦規則、變數定義、檔案指示和註釋。
1、顯式規則。顯式規則說明了，如何生成一個或多的的目標檔案。這是由Makefile的書寫者明顯指出，要生成的檔案，檔案的依賴檔案，生成的命令。
2、隱晦規則。由於我們的make有自動推導的功能，所以隱晦的規則可以讓我們比較粗糙地簡略地書寫Makefile，這是由make所支援的。
3、變數的定義。在Makefile中我們要定義一系列的變數，變數一般都是字串，這個有點你C語言中的巨集，當Makefile被執行時，其中的變數都會被擴充套件到相應的引用位置上。
4、檔案指示。其包括了三個部分，一個是在一個Makefile中引用另一個Makefile，就像C語言中的include一樣；另一個是指根據某些情況指定Makefile中的有效部分，就像C語言中的預編譯#if一樣；還有就是定義一個多行的命令。有關這一部分的內容，我會在後續的部分中講述。
5、註釋。Makefile中只有行註釋，和UNIX的Shell指令碼一樣，其註釋是用“#”字元，這個就像C/C++中的“//”一樣。如果你要在你的Makefile中使用“#”字元，可以用反斜框進行轉義，如：“/#”。
最後，還值得一提的是，在Makefile中的命令，必須要以[Tab]鍵開始。
二、Makefile的檔名
預設的情況下，make命令會在當前目錄下按順序找尋檔名為“GNUmakefile”、“makefile”、“Makefile”的檔案，找到了解釋這個檔案。在這三個檔名中，最好使用“Makefile”這個檔名，因為，這個檔名第一個字元為大寫，這樣有一種顯目的感覺。最好不要用“GNUmakefile”，這個檔案是GNU的make識別的。有另外一些make只對全小寫的“makefile”檔名敏感，但是基本上來說，大多數的make都支援“makefile”和“Makefile”這兩種預設檔名。
當然，你可以使用別的檔名來書寫Makefile，比如：“Make.Linux”，“Make.Solaris”，“Make.AIX”等，如果要指定特定的Makefile，你可以使用make的“-f”和“--file”引數，如：make -f Make.Linux或make --file Make.AIX。
三、引用其它的Makefile
在Makefile使用include關鍵字可以把別的Makefile包含進來，這很像C語言的#include，被包含的檔案會原模原樣的放在當前檔案的包含位置。include的語法是：
include <filename>
filename可以是當前作業系統Shell的檔案模式（可以保含路徑和萬用字元）
在include前面可以有一些空字元，但是絕不能是[Tab]鍵開始。include和<filename>可以用一個或多個空格隔開。舉個例子，你有這樣幾個Makefile：a.mk、b.mk、c.mk，還有一個檔案叫foo.make，以及一個變數$(bar)，其包含了e.mk和f.mk，那麼，下面的語句：
include foo.make *.mk $(bar)
等價於：
include foo.make a.mk b.mk c.mk e.mk f.mk
make命令開始時，會把找尋include所指出的其它Makefile，並把其內容安置在當前的位置。就好像C/C++的#include指令一樣。如果檔案都沒有指定絕對路徑或是相對路徑的話，make會在當前目錄下首先尋找，如果當前目錄下沒有找到，那麼，make還會在下面的幾個目錄下找：
1、如果make執行時，有“-I”或“--include-dir”引數，那麼make就會在這個引數所指定的目錄下去尋找。
2、如果目錄<prefix>/include（一般是：/usr/local/bin或/usr/include）存在的話，make也會去找。
如果有檔案沒有找到的話，make會生成一條警告資訊，但不會馬上出現致命錯誤。它會繼續載入其它的檔案，一旦完成makefile的讀取，make會再重試這些沒有找到，或是不能讀取的檔案，如果還是不行，make才會出現一條致命資訊。如果你想讓make不理那些無法讀取的檔案，而繼續執行，你可以在include前加一個減號“-”。
-include <filename>
其表示，無論include過程中出現什麼錯誤，都不要報錯繼續執行。和其它版本make相容的相關命令是sinclude，其作用和這一個是一樣的。
四、環境變數 MAKEFILES
如果你的當前環境中定義了環境變數MAKEFILES，那麼，make會把這個變數中的值做一個類似於include的動作。這個變數中的值是其它的Makefile，用空格分隔。只是，它和include不同的是，從這個環境變中引入的Makefile的“目標”不會起作用，如果環境變數中定義的檔案發現錯誤，make也會不理。
但是在這裡我還是建議不要使用這個環境變數，因為只要這個變數一被定義，那麼當你使用make時，所有的Makefile都會受到它的影響，這絕不是你想看到的。在這裡提這個事，只是為了告訴大家，也許有時候你的Makefile出現了怪事，那麼你可以看看當前環境中有沒有定義這個變數。
五、make的工作方式
GNU的make工作時的執行步驟入下：（想來其它的make也是類似）
1、讀入所有的Makefile。
2、讀入被include的其它Makefile。
3、初始化檔案中的變數。
4、推導隱晦規則，並分析所有規則。
5、為所有的目標檔案建立依賴關係鏈。
6、根據依賴關係，決定哪些目標要重新生成。
7、執行生成命令。
1-5步為第一個階段，6-7為第二個階段。第一個階段中，如果定義的變數被使用了，那麼，make會把其展開在使用的位置。但make並不會完全馬上展開，make使用的是拖延戰術，如果變量出現在依賴關係的規則中，那麼僅當這條依賴被決定要使用了，變數才會在其內部展開。
當然，這個工作方式你不一定要清楚，但是知道這個方式你也會對make更為熟悉。有了這個基礎，後續部分也就容易看懂了。