常用電平標準（TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232）
阿新 • • 發佈：2019-02-18
現在常用的電平標準有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面簡單介紹一下各自的供電電源、電平標準以及使用注意事項。
TTL：Transistor-Transistor Logic 三極體結構。Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因為2.4V與5V之間還有很大空閒，對改善噪聲容限並沒什麼好處，又會白白增大系統功耗，還會影響速度。
所以後來就把一部分“砍”掉了。也就是後面的LVTTL。
3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用就先不講了。多用在處理器等高速晶片，使用時檢視晶片手冊就OK了。
TTL使用注意：TTL電平一般過沖都會比較嚴重，可能在始端串22歐或33歐電阻； TTL電平輸入腳懸空時是內部認為是高電平。要下拉的話應用1k以下電阻下拉。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。相對TTL有了更大的噪聲容限，輸入阻抗遠大於TTL輸入阻抗。對應3.3V LVTTL，出現了LVCMOS，可以與3.3V的LVTTL直接相互驅動。
3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。
CMOS使用注意：CMOS結構內部寄生有可控矽結構，當輸入或輸入管腳高於VCC一定值(比如一些晶片是0.7V)時，電流足夠大的話，可能引起閂鎖效應
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
速度快，驅動能力強，噪聲小，很容易達到幾百M的應用。但是功耗大，需要負電源。為簡化電源，出現了PECL(ECL結構，改用正電壓供電)和LVPECL。
PECL：Pseudo/Positive ECL Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
LVPELC：Low Voltage PECL Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、PECL、LVPECL使用注意：不同電平不能直接驅動。中間可用交流耦合、電阻網路或專用晶片進行轉換。
以上三種均為射隨輸出結構，必須有電阻拉到一個直流偏置電壓。(如多用於時鐘的LVPECL：直流匹配時用130歐上拉，同時用82歐下拉；交流匹配時用82歐上拉，同時用130歐下拉。但兩種方式工作後直流電平都在1.95V左右。) 前面的電平標準擺幅都比較大，為降低電磁輻射，同時提高開關速度又推出LVDS電平標準。
LVDS：Low Voltage Differential Signaling 差分對輸入輸出，內部有一個恆流源3.5-4mA，在差分線上改變方向來表示0和1。通過外部的100歐匹配電
阻(並在差分線上靠近接收端)轉換為±350mV的差分電平。
LVDS使用注意：可以達到600M以上，PCB要求較高，差分線要求嚴格等長，差最好不超過10mil(0.25mm)。100歐電阻離接收端距離不能超過500mil，最好控制在300mil以內。
下面的電平用的可能不是很多，篇幅關係，只簡單做一下介紹。如果感興趣的話可以聯絡我。
CML：是內部做好匹配的一種電路，不需再進行匹配。三極體結構，也是差分線，速度能達到3G以上。只能點對點傳輸。GTL：類似CMOS的一種結構，輸入為比較器結構，比較器一端接參考電平，另一端接輸入訊號。1.2V電源供電。 Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V
PGTL/GTL+：Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V
HSTL是主要用於QDR儲存器的一種電平標準：一般有VCCIO=1.8V和VCCIO=1.5V。和上面的GTL相似，輸入為輸入為比較器結構，比較器一端接參考電平(VCCIO/2)，另一端接輸入訊號。對參考電平要求比較高(1%精度)。
SSTL主要用於DDR儲存器。和HSTL基本相同。V¬¬CCIO=2.5V，輸入為輸入為比較器結構，比較器一端接參考電平1.25V，另一端接輸入訊號。對參考電平要求比較高(1%精度)。
HSTL和SSTL大多用在300M以下。
RS232和RS485基本和大家比較熟了，只簡單提一下：RS232採用±12-15V供電，我們電腦後面的串列埠即為RS232標準。+12V表示0，-12V表示1。可以用MAX3232等專用晶片轉換，也可以用兩個三極體加一些外圍電路進行反相和電壓匹配。
RS485是一種差分結構，相對RS232有更高的抗干擾能力。傳輸距離可以達到上千米。
TTL和CMOS電平總結
1，TTL電平(什麼是TTL電平)：TTL電平訊號被利用的最多是因為通常資料表示採用二進位制規定，+5V等價於邏輯“1”，0V等價於邏輯“0”，這被稱做TTL（電晶體-電晶體邏輯電平）訊號系統，這是計算機處理器控制的裝置內部各部分之間通訊的標準技術。
TTL電平訊號對於計算機處理器控制的裝置內部的資料傳輸是很理想的，首先計算機處理器控制的裝置內部的資料傳輸對於電源的要求不高以及熱損耗也較低，另外TTL電平訊號直接與積體電路連線而不需要價格昂貴的線路驅動器以及接收器電路；再者，計算機處理器控制的裝置內部的資料傳輸是在高速下進行的，而TTL介面的操作恰能滿足這個要求。TTL型通訊大多數情況下，是採用並行資料傳輸方式，而並行資料傳輸對於超過10英尺的距離就不適合了。這是由於可靠性和成本兩面的原因。因為在並行介面中存在著偏相和不對稱的問題，這些問題對可靠性均有影響。
TTL電路不使用的輸入端懸空為高電平。輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。
2，CMOS電平：1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。而且具有很寬的噪聲容限。 CMOS電路輸出高電平約為0.9Vcc，而輸出低電平約為 0.1Vcc。
CMOS電路不使用的輸入端不能懸空，會造成邏輯混亂。另外，CMOS積體電路電源電壓可以在較大範圍內變化，因而對電源的要求不像TTL積體電路那樣嚴格。
3，電平轉換電路： 因為TTL和COMS的高低電平的值不一樣（ttl 5v<＝＝>cmos 3.3v），所以互相連線時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什麼高深的東西。哈哈
4，OC門，又稱集電極開路與非門閘電路，Open Collector（Open Drain）。實際使用中,有時需要兩個或兩個以上與非門的輸出端連線在同一條導線上，將這些與非門上的資料（狀態電平）用同一條導線輸送出去。因此，需要一種新的與非閘電路--OC門來實現“線與邏輯”。
OC門主要用於3個方面：
4.1.1、實現與或非邏輯，用做電平轉換，用做驅動器。由於OC閘電路的輸出管的集電極懸空，使用時需外接一個上拉電阻Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅動能力，上拉電阻阻值的選擇原則，從降低功耗及晶片的灌電流能力考慮應當足夠大；從確保足夠的驅動電流考慮應當足夠小。
4.1.2、線與邏輯，即兩個輸出端（包括兩個以上）直接互連就可以實現“AND”的邏輯功能。在匯流排傳輸等實際應用中需要多個門的輸出端並聯連線使用，而一般TTL門輸出端並不能直接並接使用，否則這些門的輸出管之間由於低阻抗形成很大的短路電流（灌電流），而燒壞器件。在硬體上，可用OC門或三態門（ST門）來實現。 用OC門實現線與，應同時在輸出埠應加一個上拉電阻。
4.1.3、三態門（ST門）主要用在應用於多個門輸出共享資料匯流排，為避免多個門輸出同時佔用資料匯流排，這些門的使能訊號（EN）中只允許有一個為有效電平（如高電平），由於三態門的輸出是推拉式的低阻輸出，且不需接上拉（負載）電阻，所以開關速度比OC門快，常用三態門作為輸出緩衝器。
OD門，即漏極開路閘電路open-drain，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動閘電路。開漏形式的電路有以下幾個特點：
4.2.1.利用外部電路的驅動能力，減少IC內部的驅動。 或驅動比晶片電源電壓高的負載.
4.2.2.可以將多個開漏輸出的Pin，連線到一條線上。通過一隻上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關係。這也是I2C，SMBus等匯流排判斷匯流排佔用狀態的原理。如果作為圖騰輸出必須接上拉電阻。接容性負載時，下降延是晶片內的電晶體，是有源驅動，速度較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要兼顧功耗和速度。
4.2.3.可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。
4.2.4.開漏Pin不連線外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連線不同電平的器件，匹配電平用的。
4.2.5.正常的CMOS輸出級是上、下兩個管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個：電平轉換和線與。
4.2.6.由於漏級開路，所以後級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進行任意電平的轉換了。
4.2.7.線與功能主要用於有多個電路對同一訊號進行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因為OPEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實現的。（而正常的CMOS輸出級，如果出現一個輸出為高另外一個為低時，等於電源短路。）
4.2.8.OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。
5，TTL和COMS電路比較：
1）TTL電路是電流控制器件，而coms電路是電壓控制器件。
2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入訊號的脈衝頻率有關，頻率越高，晶片集越熱，這是正常現象。
3）COMS電路的鎖定效應：COMS電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易燒燬晶片。
防禦措施：
1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
2）晶片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。3）在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟COMS電路的電源，再開啟輸入訊號和負載的電源；關閉時，先關閉輸入訊號和負載的電源，再關閉COMS電路的電源。
6，COMS電路的使用注意事項
1）COMS電路時電壓控制器件，它的輸入總抗很大，對干擾訊號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。
2）輸入端接低內組的訊號源時，要在輸入端和訊號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。
3）當接長訊號傳輸線時，在COMS電路端接匹配電阻。
4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。
5）COMS的輸入電流超過1mA，就有可能燒壞COMS。
7，TTL閘電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：
1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。
2）在閘電路輸入端串聯10K電阻後再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由TTL閘電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐時，它輸入來的低電平訊號才能被閘電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。COMS閘電路就不用考慮這些了。
8，TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什麼有漏電流呢？那是因為當三極體截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極體的集電極的電流也就不是真正的 0，而是約0。而這個就是漏電流。開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩衝/驅動器、電平轉換器以及滿足吸收大負載電流的需要。