摘要：本文分析討論了高速PCB板上由於高頻訊號的干擾和走線寬度的減小而產生的電源噪聲和      壓降，並提出了高速PCB的電源模型，採用電源匯流排網路佈線，選取合適的濾波電容，模擬數字地      分開等幾個簡單有效的方法來解決高速PCB板的噪聲和壓降問題。

0 引言

      隨著積體電路工藝和整合度的不斷提高，積體電路的工作電壓越來越低，速度越來越快。進入新世紀後，CPU和網路都邁入了GHZ的時代，這對於PCB板的設計提出了更高的要求。本文正是基於這種背景下，對高速PCB設計中最重要的環節之一——電源的合理佈局佈線進行分析和探討。

1 電源模型分析

      通常，在進行理論上的分析和計算時，都是把電源進行理想化，即電源無內阻，也無寄生阻抗。如果用一個3.3V的電壓源對PCB上的元件供電，那麼無論距離電源的遠近，各個元件都應工作在3.3V，且沒有噪聲。然而在實際的設計工作中，由於PCB上的Ic和輸入輸出的訊號都工作在高頻下，電場和磁場的相互轉化，必不可免的給電源引入了噪聲，如圖1、圖2所示。同時由於PCB板上的走線非常的細，又產生了由於線路阻抗引起的壓降，使遠離電壓源的器件工作電壓小於電源電壓。因而高速PCB的電源佈線存在兩個關鍵的問題：電源噪聲和壓降。

                                   圖1    理想電源訊號模型                                             圖2    實際電源訊號模型

2 電源線的合理佈局

      設計高速PCB板的關鍵之一就是要儘可能的減小由於線路阻抗引起的壓降和高頻電磁場轉換而引入的各種噪聲。通常用兩種方法來解決上述問題。一是電源匯流排技術(POWER BUS)，另一種方法就是採用一個單獨的電源層進行供電。後者在很大程度上緩解了壓降和噪聲的問題，但考慮到多層PCB的工藝複雜，昂貴的費用和較長的製作週期，一般設計者們更喜歡採用前者，因而有必要對電源匯流排的合理佈線進行分析討論。

      如圖3所示，採用了電源匯流排技術，各個元器件懸掛在電源總線上，所以又稱之為懸掛式匯流排，電源      匯流排的寬度通常比普通的訊號線要寬，採用匯流排技術後，雖然可以減小壓降和和噪聲的問題，但它們仍然存在的。

               圖3    電源匯流排                                                 圖4    改進型電源匯流排

      首先來看壓降問題，假設電源電壓為3.3V，0A，AB，BC，CD，BE，AF各段導線的電阻為0.05Ω，PCB板上的每個元器件的扇出或吸入電流為200ma，並作兩個理想假定：

      1．不考慮由於A，B，C處電源線地突然拐角而產生的電壓電流突變；

      2．不考慮邊界元件(1，4，9，12)由於電磁場地相互轉換而引起的邊界效應。

      則導線OA中的電流為2.6A，導線．AB中的電流為1.6A，導線BC和CD中的電流為0.8A，最後元件9上的電壓為：

      3.3-2.6×0.05-1.6×0.05-0.8×0.05=3.01V

      由於線路的阻抗產生了0.29V的壓降，偏差幾乎達到10％，這對於一個3.3V的電壓來說已經是相當大了，而且隨著IC朝低電壓方向的發展，已經有很多工作在2.5V乃至更低的Ic，因此這樣大的壓降將是非常致命的。同時，在這種電源匯流排下，噪聲也是一個很大的問題，如圖3，每個器件產生的噪聲都將通過電源耦合到元件13中，這也就是說器件13疊加了13個元件的噪聲，這將很容易引起器件13不能正常工作。由於這兩個問題依然存在，因此對電源匯流排技術進行了改進，如圖4所示，它被稱為電源匯流排網路法，即讓電源匯流排相互交叉，而把對噪聲和壓降敏感的元件放在電源線網路的交叉點上，使得每一個元件同時屬於幾個不同的迴路，如圖4中的元件6，7就分別屬於四個不同的小回路。由於電流可以從網路中的任何一條總線上進來或出去，而且每一個網孔構成了一個迴路，這就不僅可以使網路中每條總線上的電流趨於均衡，不會出現懸掛式總線上的各段匯流排電流大小不一致的問題，因此就可以減小由於線路阻抗引起的壓降問題。元件的電流由各網孔417/分擔，每個網孔的電流為400mA。對於元件5，元件9和元件1的電壓都比它高，因而電流從元件1和9流向5，從5流出到6。在最壞情況下即

元件9和1的電流全部從一端流出進入元件5，則元件5上的電壓為3.3-0.4×0.05=3.28V(仍假定各段導線電阻為0.05Ω)，要比懸掛式匯流排高了許多。懸掛式電源匯流排和改進型電源匯流排中元件1，5，9元件的電壓資料分別如表1和表2所示：

表1    分散式電源匯流排電壓

表2 改進型電源匯流排電壓

      從表中可以看到由於採用了改進的電源匯流排技術，元件1，5，9的電壓都得到了極大的提升。

      同時對於各個元件產生的噪聲來說，由於干擾是高頻訊號，因而每個迴路可以看成一個單匝線圈。根據法拉第電磁感應定律ξ=dφ/dt，由於每個迴路中的電流方向不一樣，因而產生的變化磁場(大小為穿過每個網孔的磁通φ)的方向也就不一致，因而感應的電動勢的方向也就不一致，這樣就可以起到相互抵消的作用，減小了由於噪聲干擾產生的尖鋒電壓或電流，保護了元件的正常工作。同時由於電源匯流排網路是雜亂無章的，因而每個元器件產生的噪聲通過電壓平均的耦合到其它各個元器件上去，最終減小了遠端器件的壓降和近端器件的噪聲問題(相對電源而言)。改進的電源網路匯流排技術不僅對巨集觀的PCB十分有效，對微觀的大規模積體電路中的電源的佈線也具有一定的參考價值。

3 濾波電容的選取與放置

      雖然採用了改進的電源匯流排技術後可以在很大程度上減小噪聲的問題，但它總是存在的，這就必然要求引入電容器進行濾波。電容器的種類有很多，由於製造的材料和工藝的不同，各種電容器的濾波效能不盡相同。同時在高頻下，電容本身也會產生寄生的阻抗。如圖5，圖6所示。因而在高頻下，電容本身成了一個諧振電路fr=1/(2π√LC)。由於寄生阻抗的存在，當電容器的工作頻率f>fr時電容呈現感性，f<fr時，電容呈現容性，如圖7所示。因而在選擇濾波電容是要特別小心，要儘量使電容工作在容性狀態，如果電容選取不當，使電容工作在感性狀態，那麼也就失去了濾波的作用。因此一定要選取電容值(C)大，串聯電阻(R)和串聯電感(L)小的電容器。由於製造材料的不同，各種電容的引數也不同，一般來說，電解電容和膽電容對低頻噪聲的濾波效果比較好，瓷片電容，獨石電容等對高頻噪聲的濾波效果比較好。在實際的PCB板的設計中，濾波常分為兩個部分，電源濾波和器件的濾波。對於電源，由於整個PCB板上的噪聲都加到了它的上面，其中不僅包含了低頻噪聲，也包含了大量的高頻噪聲。為了有效的濾除這些噪聲，通常是採用一個大電容(典型為>uF的電解電容或膽電容)和一個小電容(典

型為uF)並聯來進行濾波，這樣可以極大的提高濾除的噪聲範圍，如圖8所示。對於器件濾波，隨著積體電路工藝的進步，IC自己本身能較好的抑制低頻噪聲，而對高頻噪聲比較敏感，所以一般採用小電容(典型為pF)來進行電源濾波。

           圖5理想電容                                                                圖6高頻下電容器實際電路

           圖7 單個電容濾波                              圖8 兩個電容並聯濾波

4 數字地和模擬地

      隨著Ic整合度的提高，現在的IC一般都有好幾對電源和地，其中就有模擬地和電源地。地線實際上也是一條訊號線，但它的特殊性在於它是電路的公共端，通常是指零電位點。但由於使用的導線和敷銅連線在高頻下都有寄生的電感，電容的存在，將當其用作地線時，導線本身的阻抗也會是電容產生公共耦合，從而使模擬地和數字地相互干擾。由於數字訊號的0，1有一定的容差範圍，如0.7v以下為0，2.4V以上為1，所以數字訊號上有幾百毫伏的噪聲一般是不會影響訊號的正常判斷的。而模擬訊號對噪聲十分敏感，如果一個幅度為2V的正弦訊號上疊加了一個幾百毫伏的噪聲，再經過多級放大器放大後，那麼很有可能引起訊號門限電平的誤判而使這個電路工作在錯誤的狀態之下。所以從理論上來說要將數字地和模擬地分開，以降低電源對噪聲的耦合作用。在實際的設計中，通常把電源通過兩個uH的電感引出分別作為模擬電壓和數字電壓，同時在電源的地端用一個零歐姆的電阻分別引出作為模擬地和數字地。

5結束語

      在對高速PCB上的電源存在的兩個問題——壓降和噪聲的產生原因進行了分析，並就如何在高速PCB的實際設計中有效地解決這兩個問題提出了一些方法，在實際的設計工作中當然還有其它的解決方法，不一一例舉。總之，在設計高速PCB板時，對電源佈局佈線的處理應儘量遵循下面一些規則：

1. 有條件的情況下，儘量採用單獨的電源層和地層進行供電。採用電源網路匯流排時，網孔越多越好，形成許多巢狀的網孔，同時匯流排要儘量的寬，以達到均衡電流，降低噪聲的目的；
2. 電源的走線不能中間細兩頭粗，以免在上面產生過大的壓降。走線不能突然拐彎，拐彎要採用大於90°的鈍角，最好採用圓弧形走線，電源的過孔要比普通的人一些。有條件的話，在過孔處加濾波電容；
3. 對於那些特別容易產生噪聲的部分用地線包圍起來，以免產生的噪聲耦合入電壓。

布線的基本知識 
PCB布線的布通率依賴於良好的佈局和布線規則的設定.布線規則可以預先制定,包括走線的彎曲次數、導通孔的數目、步進的大小等.一般先進行探索式布線,快速地把第短線連通,然後進行迷宮式布線,先全域性性地優化尚未布的連線路徑.可以根據需要斷開已布的線,並試著重新再布線,可以改進總體效果. 
    對目前高密度的PCB板設計,過孔不太適合了,它浪費了許多寶貴的布線通道.為瞭解決這一矛盾,出現了盲孔和埋孔技朮,它不公完成了導通孔的作用,還省出許多布的通道,使布線過程完成得更加方便、流暢、完善. 
     
1. 印製電路板的走線 
    印製電路板的走線即印製電路板上的導線,是指PCB板上起各個元器件電氣導通作用的連線.印製電路板的走線具有長度、寬度、厚度、形狀、方向等屬性,這些不同的屬性在PCB設計中以體現出不過的作用,PCB設計者需要進行深入的瞭解,才能真正設計 出高質量的PCB. 
(1) 走線長度 
         盡量走短線,特別是對不訊號電路來講,線越短電阻越小,幹擾越小,同時耦合線的長度應盡量減短. 
(2) 走線形狀 
同一層上的訊號線改變方向時應該走斜線或弧形,且曲率半徑比較好,應避免直角拐角. 
(3) 走線寬度和中心距 
在PCB設計中,網路性質相同的印製電路板線條的寬度要求晝一致,這樣有利於阻抗匹配.從印製電路板製作工藝來講,寬度可以做到0.3mm、0.2mm甚至0.1mm,中心距也可以做到0.3mm、0.2mm甚至0.1mm.但是,隨著線條的變細,間距變小,在生產過程中的質量就更加難以控制,廢品率將上升.綜合考慮以上的因素,選用0.25mm線寬和0.25mm線間距的布線原則比較適宜,這樣既能有效控制質量,也能滿足使用者要求. 
(4) 多層板走線方向 
多層板走線要按電源層、地線層和訊號層分開,減少電源、地、訊號之間的幹擾.多層板走線要求相鄰兩層板的線條應晝量互相垂直,或走斜線、曲線, 不能平行走線,以利於減少板層間的耦合和幹擾.大面積的電源層和大面積的地層要相鄰.實際上電源層和地層之間開成一個電容,能夠起到濾波作用. 
2. 焊盤設計要求 
因為目前表面貼裝元器件還沒有統一的標準,不同的國家、不同的生產廠商所生產的無器件外形封裝都有差異,所以在選擇焊盤尺寸時,應與自己所選的元器件的封裝外形、引腳等與焊接相關的尺寸進行比較. 
(1) 焊盤長度 
在焊點可靠性中,焊盤長度所起的作用比焊盤寬度更為重要,焊點的可靠性主要取決於長度而不是寬度.其尺寸的選擇,要有利於焊料融入時能夠形成良好的彎月輪廓,還要避免焊料產生僑連現象,以及兼顧元件的物理尺寸偏差,從而增加焊點的附著國,提高焊接的可靠性. 
(2) 焊盤寬度 
對於0805以上的電阻和電容元件,或引腳腳間距在1.27mm以上的SO、SOJ封裝IC晶片而言,焊盤的寬度一般在元件引腳腳寬度的基礎上加睛個數量值,數值的範圍在0.1~0.25mm之間.而對於0.64mm(包括0.64mm)腳間距以下的IC晶片,焊盤寬度應等於引腳的寬度.對於細間距的QFP封裝的器件,有時焊盤寬度相對引腳來說還要適當減少(如在兩焊盤之間有引線穿過時). 
(3) 過孔的處理 
焊盤內不允許有過孔,以避免因焊料流失引起焊接不良.如過孔的確需要與焊盤相連,應晝可能用細線條加以互連,且過孔與焊盤邊緣之間的距離應大於1mm. 
(4) 字元、圖形的要求 
字元、圖形等標志符號不得印在焊盤上,以避免引起焊接不良. 
(5) 焊盤間線條要求 
應晝可能避免在細間距元件焊盤之間穿越連線,的確需要在焊盤之間穿越連線的應用阻焊膜對其加以可靠的遮蔽. 
(6) 焊盤對稱性的要求 
對於同一個元器件,凡是對稱使用的焊盤,如QFP、SOIC封裝等,設計時應嚴格保証其全面的對稱.即焊盤圖形的形狀、尺寸完全一致,以保証焊料熔融時作用於元器件上所有的焊點的表面張力保持平衡,以利於形成理想的優質焊點,保主不產生位移. 
3. 布線中柵格系統的作用 
在CAD系統中,顯示柵格只是為了方便起指示作用,而設計柵格決定了布線時走線的步進大小和導線之間的間距.設計柵格過密,通路雖然有所增加,但步進太小,圖象的資料過大,這必然對裝置的儲存空間和計算機的執行速度等有更高的要求,而有些通路是無效的如被元件引腳之間距離為0.1in(1in≈2.54cm),所以設計柵格系統的柵格大小一般就定為0.1in或小於0.1in的某個數的倍數,如0.05in、0.025in、0.02in等. 
4. 電源、地線的處理 
電源、地線的處理在PCB設計中起到一個非常關鍵的作用.即使在整個PCB板中的布線完成得比較好,如果電源、地線的布線考慮不周到,也會使產品效能下降,有時甚至影響到產品的成功率.所以對電源 、地線的布線要認真對待,把電源、地線所產生影響噪聲降到最低限度,以提高PCB板的質量. 
(1) 電源、地線的一般處理方法 
對於每個從事電子產呂設計的工程人來說,都需要明白地線與電源線之間的噪聲產生的原因,現只對降噪、抑制噪聲做簡單的介紹. 
降低、抑制噪聲的一般手段是在電源、地線之間加上去耦電容. 
晝量加寬電源、地線寬度,最好是地線比電源線寬,它們的關系是:地線寬度>電源線寬度>訊號線寬度,通常訊號線寬度為0.2~0.3mm最細寬度可達0.05~0.07mm,電源線寬為1.2~2.5mm.對數位電路的PCB可用寬的地線組成一回路,即構成一個地網來使用(類比電路的地不能這樣使用),用大面積銅層做地線用,在印製電路板上把沒有被用上的地方都與地線連線上,作為地線用﹔或是做成我層板,地線、電源線各佔一層. 
(2) 數位電路與類比電路共地的處理 
現有許多PCB不再是單一性質的電路,而是數位電路和類比電路混合構成的.因此在布線時就需要考慮它們之間的相互幹擾的問題,特別是地線上的噪聲幹擾. 
數位電路的工作頻率高,類比電路的靈敏度強.對訊號線來說,高頻的訊號應晝可能遠離敏感的類比電路器件.對地線來說,整個PCB板對外界只有一個接點,所以必須在PCB板內部處理數/模共地的問題﹔而在板內部數字地和模擬地實際上是分開的,它們之間互不相連,只是在PCB與外界連線的介面處,數字地與模擬地有一點短接. 
(3) 在電源(或地)層上布訊號線 
在多層印製電路板布線時,由於在訊號線層沒布完的線已經剩下不多,再多加幾層就會造成浪費,也會給生產增加一定的工作量,PCB板的成本也相應增加.為瞭解決這個矛盾,可以考慮在電源(或地)層上進行布線.首先應考慮用電源層,其次是地層,因為最好是保留地層的完整性. 
(4) 元器件引腳在大面積鋪銅中的連線 
對於大面積的(接地或電源)鋪銅會碰到元器件的引腳與其相連線的情況,這時對引腳焊盤的處理需要進行綜合的考慮.就電氣效能而言,元件引腳的焊盤與銅面滿接為好,但對元件的焊接裝配存在一些不良隱患,如焊接需要在功率加熱器、容易造成虛焊點等.所以兼顧電氣效能與工藝需要,做成十字花焊盤,稱為熱隔離,俗稱熱焊盤,這可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少. 
5. 訊號走線 
在PCB設計中,設計者要區分PCB板中各訊號線的性質,明確每一網路在PCB設計中所起的作用,按其不同的類別有區別地進行布線. 
6. 註意事項 
(1) 旁路電容到相應IC的走線寬>25mil,並晝量避免使用過孔. 
(2) 所有訊號走線遠離晶振電路. 
(3) 清除地線環路,以防意外電流回饋影響電源. 
(4) 輸入端與輸出端的走線應避免相鄰平行,以免產生反射干擾,必要時應加地線隔離.兩相鄰的布線要互相垂直,如果平行容易產生寄生耦合.